芯片测试术语

芯片测试术语

芯片测试分为如下几类:
1. WAT:Wafer AcceptanceTest,wafer level 的管芯或结构测试;
2. CP:chip probing,wafer level 的电路测试含功能;
3. FT:Final Test,device level 的电路测试含功能。

CP测试

CP是wafer level的chip probing,是整个wafer工艺,包括backgrinding和backmetal(if need),对一些基本器件参数的测试,如vt(阈值电压),Rdson(导通电阻),BVdss(源漏击穿电压),Igss(栅源漏电流),Idss(漏源漏电流)等,一般测试机台的电压和功率不会很高;

CP 测试对Memory来说还有一个非常重要的作用,那就是通过MRA计算出chip level 的Repair address,通过Laser Repair将CP测试中的Repairable die 修补回来,这样保证了yield和reliability两方面的提升。

CP是对wafer进行测试,能把坏的Die挑出来,可以减少封装和测试的成本。可以更直接的知道Wafer 的良率。CP测试可检查fab厂制造的工艺水平。

现在对于一般的wafer工艺,很多公司多把CP给省了;减少成本。

FT测试

FT是packaged chip level的Final Test,主要是对于这个(CPpassed)IC或Device芯片应用方面的测试,有些甚至是待机测试;FT是把坏的chip挑出来;检验封装的良率。通过FT可检验封装厂制造的工艺水平。

而FT则对封装好的Chip来测试。CP Pass 才会去封装。然后FT,确保封装后也Pass。

WAT

WAT是Wafer AcceptanceTest,对专门的测试图形(test key)的测试,通过电参数来监控各步工艺是否正常和稳定;

对于测试项来说,有些测试项在CP时会进行测试,在FT时就不用再次进行测试了,节省了FT测试时间;但是有些测试项必须在FT时才进行测试(不同的设计公司会有不同的要求)
一般来说,CP测试的项目比较多,比较全;FT测的项目比较少,但都是关键项目,条件严格。但也有很多公司只做FT不做CP(如果FT和封装yield高的话,CP就失去意义了)。
在测试方面,CP比较难的是探针卡的制作,并行测试的干扰问题。FT相对来说简单一点。还有一点,memory测试的CP会更难,因为要做redundancy analysis,写程序很麻烦。
CP在整个制程中算是半成品测试,目的有2个,1个是监控前道工艺良率,另一个是降低后道成本(避免封装过多的坏芯片),其能够测试的项比FT要少些。最简单的一个例子,碰到大电流测试项CP肯定是不测的(探针容许的电流有限),这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了(可以提高效率),所以有时会觉得FT的测试项比CP少很多。
应该说WAT的测试项和CP/FT是不同的。CP不是制造(FAB)测的!
而CP的项目是从属于FT的(也就是说CP测的只会比FT少),项目完全一样的;不同的是卡的SPEC而已;因为封装都会导致参数漂移,所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的DH把wafer做成几个系列通用的die,在CP是通过trimming来定向确定做成其系列中的某一款,这是解决相似电路节省光刻版的最佳方案;所以除非你公司的wafer封装成device是唯一的,且WAT良率在99%左右,才会盲封的。
据我所知盲封的DH很少很少,风险实在太大,不容易受控。

CP 一般是在测试晶圆,封装之前看,封装后都要FT的。不过bumpwafer是在装上锡球,probing后就没有FT
FT是在封装之后,也叫“终测”。意思是说测试完这道就直接卖去做application。
CP用prober,probe card。FT是handler,socket
CP比较常见的是roomtemperature=25度,FT可能一般就是75或90度
CP没有QA buy-off(质量认证、验收),FT有
CP两方面
监控工艺,所以呢,觉得probe实际属于FAB范畴
控制成本。Financial fate。我们知道FT封装和测试成本是芯片成本中比较大的一部分,所以把次品在probe中reject掉或者修复,最有利于控制成本

终测通常是测试项最多的测试了,有些客户还要求3温测试,成本也最大。
至于测试项呢,如果测试时间很长,CP和FT又都可以测,像trim项,加在probe能显著降低时间成本,当然也要看客户要求。
关于大电流测试呢,FT多些,但是我在probe也测过十几安培的功率mosfet,一个PAD上十多个needle。
有些PAD会封装到device内部,在FT是看不到的,所以有些测试项只能在CP直接测,像功率管的GATE端漏电流测试Igss
CP测试主要是挑坏die,修补die,然后保证die在基本的spec内,functionwell。
FT测试主要是package完成后,保证die在严格的spec内能够function。
CP的难点在于,如何在最短的时间内挑出坏die,修补die。
FT的难点在于,如何在最短的时间内,保证出厂的Unit能够完成全部的Function。

### 回答1: 芯片制造的术语中,chip和parteen是两个不同的概念。 首先,chip(芯片)是指一块小型的电子器件,通常是由半导体材料制成。芯片包含了微小的电子元件和电路,可以实现各种功能,例如计算、存储、传感和通信等。芯片在现代科技领域中应用广泛,几乎存在于各种电子设备中,如计算机、手机、电视和汽车等。它能够完成复杂的计算任务,使现代科技设备变得更加智能和高效。 而parteen(衬底)是一种在芯片制造过程中常用的材料层,它位于芯片的底部,用于提供结构支撑、导电性和绝缘性等性能。衬底材料通常是选用具有一定导电性的材料,例如硅(Si),因为硅具有良好的导电性和机械属性。在芯片制造过程中,首先要在衬底上形成各种电子元件和电路结构,然后再覆盖其他层次的材料,最终形成完整的芯片。 综上所述,chip和parteen分别指代芯片和衬底,在芯片制造术语中具有不同的含义和作用。芯片作为现代科技领域中重要的电子器件,通过不断的创新和发展,为我们的生活带来了许多便利和机会。 ### 回答2: 芯片是指一种电子元件,通常由半导体材料制成,用于储存、处理和传输电信号。芯片是现代电子设备中不可或缺的重要组成部分,它具有微小、高集成度、高性能和低功耗的特点,广泛应用于计算机、手机、电视、相机等各种电子产品中。 芯片制造是制造芯片的过程,其中涉及到一系列的工艺和术语。其中一个常见的术语是"chip",它是指一块集成电路芯片,通常由数十亿个晶体管和其他电子元件组成。芯片扮演着连接不同电子元件、传输和处理电信号的重要角色。 另一个术语是"parteen",这是一个可能存在误解的拼写。我猜测这个词可能是"pattern"的错误拼写。在芯片制造过程中,"pattern"指的是在硅片上使用光刻等工艺形成的复杂图案。这些图案决定了芯片的结构和功能,包括晶体管、电路布局和连接路线等等。 芯片制造技术的进步和创新不仅推动了电子产品的发展,也对整个信息技术产业产生了深远影响。通过不断提高芯片的集成度和性能,我们能够生产更小、更快、更节能的设备,从而推动了科技的进步和人类社会的发展。 ### 回答3: 芯片制造术语中,chip(芯片)是指在硅基板或其他材料上制成的微小电子芯片。它是电子设备的核心元件,包含了各种集成电路和电子元件,用于存储、处理和传输信息。 芯片的制造过程通常包括几个重要步骤。首先是芯片设计,即通过设计软件将电路图转化为布局图,以确定芯片上电路的分布和结构。 接下来是掩膜制作,也称为光刻制程,通过光刻技术在光刻胶上制作出掩膜图案。这个步骤非常关键,因为掩膜图案将直接影响到芯片上电路的形成和功能。 然后是薄膜沉积,通过各种方法在芯片表面沉积不同材料的薄膜,用于形成电路的不同层次和结构。 接下来是光刻和刻蚀,将掩膜的图案通过光刻机照射到薄膜上,再经过化学或物理方法将多余的薄膜刻蚀掉,形成电路的具体形态。 在芯片制造的过程中,还会包括各种清洗、刻蚀、氧化等步骤,以确保芯片的质量和可靠性。 parteen(漏光测试)是芯片制造过程中的一个重要环节。在芯片制造完成后,使用parteen工艺进行漏光测试可以检测芯片上是否存在电路连接不良、金属杂质等问题。通过检测和修复漏光问题,可以保证芯片的正常运行和稳定性。 总而言之,芯片制造术语中的chip和parteen是指芯片制造的核心部分和漏光测试技术。芯片制造是一个复杂的过程,需要经过多个步骤和技术,以确保芯片的性能和质量。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值