labview fpga开发环节

一、labview fpga项目创建（项目浏览器）
1、启动labview
2、新建（N）-项目（项目浏览器）-保存全部
3、右击“我的电脑”-新建>>终端和设备
4、在我的电脑上添加终端和设备-新建终端或设备（里面各种系列FPGA芯片）-选择对应型号的芯片
5、修改晶振时钟引脚或者晶振频率来适配用户自己的板子（P200-P207）

二、labview fpga应用程序编写（VI）
1、右击FPGA 终端(My_FPGA，ZYNQ_XC7Z020_2CLG400)-新建-虚拟文件夹，创建一个虚拟文件夹-命名
2、右击虚拟文件夹-新建-VI-保存该VI-命名
3、设置FPGA相关需求
4、编写程序框图

三、LabVIEW FPGA 程序仿真、编译、下载、运行、调试
1、仿真：借助 LabVIEW 在线模拟，快速调试代码的功能来消除 bug
one：右击FPGA终端-执行VI-带仿真I/O的开发计算机
two：打开“xxx.vi”-点击运行（涉及FPGA运行时钟的速度仿真则labview无法精确模拟，但是不影响时序结果，可以用探针观察每条连线上的数据流变化）
2、编译：指 LabVIEW 将 FPGA VI 转换成 VHDL 然后传递给Xilinx的ISE或者Vivado编译器进行编译生成可执行的bit位文件
one：将vi执行模式切回FPGA终端运行模式：右击FPGA终端-执行VI-FPGA终端
two：点击VI前面板上的运行按钮-labview会启动编译服务器提示对话框（三种编译方法，大多数使用本地编译服务器）-确定-正在生成中间文件-生成完成-“编译状态”窗口（共经历了配置、综合、布局、时钟约束、时钟布线五个步骤）-下拉报表中配置（显示信息汇总）
three：综合完成后-切换到“估计设备使用（综合）”-此处显示了资源预估计占用情况-等待映射完成-打开“最终设备使用（布局）”-显示编译器对FPGA芯片的资源使用情况-如果预估计资源使用超过百分之百时建议直接终止编译，返回优化程序再编译
four：当状态提示框内显示“正在生成编程文件”-等待生成完成-显示“编译成功完成”-此FPGA VI顺利编译通过-下拉摘要查看FPGA资源使用情况
3、下载：指LabVIEW可以自动将编译完成的位文件通过 JTAG 下载器直接下载到 FPGA 芯片里面
one：编译成功后，labview自动启动交互式运行窗口-打开.lvproj 项目所在的目录-里面有自动生成的一个“FPGA Bitfiles”文件夹+打开文件夹-有一个后缀名为.lvbit 的位文件
two：打开“神电测控”开发的“License-ID-Bitfile-ZYNQ.vi”软件-把导出来的原始 bit 文件导出到新指定的路径下（尽量不放在c盘）-导出来的时候，bit 文件名称可以取一个与 FPGA 主 VI 名称相似的，加上芯片型号和后缀，以增加辨识度。例如，“ZYNQ_XC7Z020_2CLG400_KEY_LED.bit”命名尽量不要使用中文（在运行这个软件之前，大家可以点击选中一下 LabVIEW 项目浏览器里面的“我的电脑”，然后再运行这个导出软件）（建议：当然了，最简单的办法，就是把“License-ID-Bitfile-ZYNQ.vi”这个软件添加到LabVIEW 项目浏览器“我的电脑”下面，这样，以后每次只要直接双击这个项目下的快捷方式就可以打开了，而且避免了每次去电脑里面找这个软件，这也体现了 LabVIEW 项目管理器管理不同文件的便捷性。）
three：重启labview fpga主vi的编译-可以随便修改一下程序框图（删增一条线）在点击云清可以启动Vivado 编译器-关闭上面“License-ID-Bitfile-ZYNQ.vi”软件-出现原始bit文件
four：把 FPGA 硬件接到电脑上-利用一根 Mini USB 线缆一头接到黑金 AX7020开发板上的 JTAG 下载口-一头接到电脑上-然后上电（此处需要安装上Digilent 下载器驱动）-找到安装 NIFPGA 目录下的 Vivado.bat 启动批处理文件-双击此bat文件-启动vivado软件-使用TCL Console 命令手动重启一下这个 hw_server（在页面的最下方的 Tcl Console 里面输入 hw_server -s TCP::3121 -d）-hw_server application 启动成功的提示-单击首页中“Open Hardware Manager”按钮启动下载页面-打开FPGA硬件管理器-点击“Open target”-选择下拉列表中“Open New Target”-进入 FPGA 硬件目标配置页面-点击next-选择 Local server-硬件服务器连接成功（如果连接失败见five）
five：如果连接失败选择Remote server- Host name 需要填与 FPGA 相连的计算 ID 名称（通过单击计算机属性查看计算机ID名称）-端口号为3121默认不变-next
six：next后可以看见Digilent 下载器和 ZYNQ 主芯片-为了提高下载速度可以将JTAG Clock Frequency 时钟频率拉到最大值30MHz-next-在Hardware窗口里面右击ZYNQ芯片里面的FPGA部分，也就是XC7Z020，选择“Program Device…”-在弹出来的位流文件路径选择对话框里面，单击右侧的浏览按钮-找到 E 盘下面编译成功的 LabVIEW FPGA 原始bit 文件-点击ok-在点击“Program”按钮即可将这个 bit 文件烧写到 FPGA 芯片里面运行-下载完成
4、运行：如果 FPGA 板载时钟没有问题，下载后的 FPGA VI 前面板会自动处于运行状态
one：找到fpga程序生成规范-双击打开-勾选“加载至 FPGA 时运行”重新生成-点击“生成”按钮重新编译一遍
注意 1：编译过程中，需要运行 LabVIEW FPGA 原始 bit 文件获取软件才能得到原始 bit。
注意 2：这里的 FPGA VI 是通过 LabVIEW 直接下载到 FPGA 芯片里面去的，掉电会丢失。
5、调试：用户可以借助 LabVIEW 前面板上的输入输出控件来调试这个 FPGA VI（不能借助程序框图里面的探针，这是因为这个 FPGA VI 已经下载到 FPGA 芯片里面了，FPGA 运行速度非常快，程序框图相当于无效了）

四、LabVIEW FPGA 程序固化（Bit 位文件）
前面的操作，如果一旦掉电或者按下复位键之后，fpga里面的程序就没了，无法实现脱机独立工作，因此需要将fpga编译出来的bit文件通过下载器下载到Xilinx 官方 PROM 或者第三方的 Flash 或者SD 卡里面，此过程就是固化。（过程待完善）