FPGA题目记录2
2024-09-26 11:37:30
759
牛客——FPGA工程师能力评估
2024-09-25 11:29:30
1553
中间变量赋初值
2024-08-30 10:09:09
462
找BUG
2024-08-29 14:59:59
752
完整的计数器
2024-08-28 15:08:23
930
ONE-HOT独热码
2024-08-28 14:51:48
509
专门用一个状态，来表示f置为1 只有一个时钟周期。
2024-08-24 20:12:14
773
绝对值比较（y == 6'bXXXXXX），位级逻辑操作（y[i] 和 y[x] | y[j]）
2024-08-24 17:51:16
504
这题的题目是logic，逻辑题，不是FSM。与上一题，刷题笔记57注意区分。
2024-08-23 21:41:18
307
第一段代码中的 z 是同步更新的，而第二段代码中的 z 是组合逻辑生成的。
2024-08-23 21:09:37
961
网上看到另一种解法，记录一下，类似FIFO思想，先进先出。
2024-08-23 17:00:08
440
反码、补码
2024-08-21 21:23:37
538
奇偶校验
2024-08-21 15:24:40
534
本题在51、52题目的基础上增加了记录数据、计周期数的功能。即51、52两道题目的结合体。
2024-08-19 11:34:11
379
起始位、数据位、停止位。数据位多时候使用cnt来计数代表周期数。
2024-08-19 11:09:28
679
在基础的状态机上，引入一个data来存储之前的数据。
2024-08-18 11:37:04
398
独热码
2024-08-18 11:07:48
490
同步复位FSM1
2024-06-26 11:26:41
385
FSM1异步复位
2024-06-26 11:05:09
482
序列检测题，三段式状态机编写
2024-06-13 10:16:36
387
计数器+例化
2024-05-07 22:37:02
482
本题为1-12计数器，考察函数例化结合计数器的编程。
2024-05-06 23:37:37
444
ROM IP核调用学习笔记
2024-04-25 12:15:27
2404
该题有三个门电路，三个触发器，考虑用例化的办法实现。
2024-03-24 19:08:01
513
读懂电路图，转换为易解决的逻辑。
2024-03-24 16:51:39
837
同步复位和异步复位的区别
2024-03-24 15:45:21
445
Verilog刷题笔记42
2024-03-24 15:21:27
329
与同步复位相比，异步复位代码的唯一区别在于灵敏度列表
2024-03-21 23:31:51
495
卡诺图变了种形式
2024-03-21 21:19:44
452
100bit全加器
2024-03-18 21:35:48
515
用于验证在二进制加法中是否发生了符号溢出
2024-03-18 21:12:44
791
3位二进制加法器
2024-03-11 22:23:26
504
连接符与assign out = in[sel*4 +: 4]相关索引知识点
2024-02-23 14:30:52
584
assign out=in[sel]
2024-02-23 13:52:35
621
本题主要考察了always与case的用法，具体使用方法见刷题笔记11
2024-02-23 13:21:51
455
Verilog刷题笔记33
2024-02-23 12:48:53
517
Verilog刷题笔记32
2024-02-22 17:56:34
496
注意assign与always两者赋值方法的不同。
2024-02-22 17:44:22
1320
Verilog刷题笔记30
2024-02-12 22:10:31
760
Verilog刷题笔记29
2024-02-12 21:08:26
529
RSS订阅