I2C总线SCL或者SDA被拉低不能恢复问题解析

协议规定,SCL时钟和SDA数据线都必须是双向开漏结构的,通过总线上的上拉电阻拉到逻辑高电平,空闲状态SCL和SDA应该被上拉到高电平,这样的结构可以实现线与的操作

SDA被拉低:

主机会发送9个clk尝试拉高SDA,如果不能成功,需要硬件复位

SCL被拉低:

主机主动拉低SCL是合理的行为,在IP初始化配置的时候,可以选择时钟展频功能。

如下图在从机访问地址与写入数据之间加入一点延时,就会出现SCL被主机拉低的情况

其它情况的SCL拉低就要考虑代码实现是否合理了:

1、I2C是否被意外关闭了

2、是否在某个位置有while等待,一直无法跳出循环

其它内容可以参考:

https://www.jianshu.com/p/95f53ca2724e

  • 3
    点赞
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值