![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
PCIE
zzyaoguai
这个作者很懒,什么都没留下…
展开
-
xilinx AXI-CDMA 学习笔记
此文是笔者记录的 AXI Central Direct Memory Access (CDMA)相关学习笔记及参考例程仿真说明。仿真环境win10 64bitvivado 2017.4modelsim功能介绍IP架构模块分解介绍Register Module包含AXI-CDMA的控制及状态寄存器,接口 AXI-lite ,寄存器列表如下:Sca...原创 2019-12-23 17:23:32 · 7889 阅读 · 3 评论 -
xapp1171学习笔记
学习环境win10 64bitvivado 2017.4modelsim 10.6dKC705开发板学习目的1)理解 AXI Memory Mapped to PCI Express IP用法2)理解AXI Central Direct Memory Access (CDMA)用法3)理解AXI4 Interconnect用法工程恢复1.修改tcl...原创 2019-12-25 15:33:33 · 2464 阅读 · 4 评论 -
pcie configuration space理解及仿真
仿真环境win10 64bitmodelsim10.6d 64bitvivado 2017.4PCIe common configuration spacePCIe总线为了兼容这些PCI设备,几乎完整的保留了PCI总线的配置空间。并将配置空间扩展到4KB,用于支持一些PCIe总线中新的功能,如PCI Express Capability、Power Management和MSI...原创 2019-12-05 10:39:55 · 6558 阅读 · 0 评论 -
xilinx 3种pcie ip 区别分析
环境win10 64bitvivado 2017.4xilinx pcie ip corexilinx提供了3种PCIe相关的ipcore,分别为1)7series intergrated block for pci express ->对应的用户接口为 AXI4-stream2) axi memory mapped to pci express -...原创 2019-12-05 15:23:54 · 8352 阅读 · 1 评论 -
AXI memory mapped to PCI Express 理解及仿真
验证环境win10 64bitmodelsim 10.6d 64bitvivado 2017.4KC705开发板AXI memory mapped to PCI Express系统框图功能分析此ip可以分为两部分, AXI MM/S bridge + pcie hard block.AXI MM/S bridge用户侧逻辑接口为标准AXI4总线,通过 ...原创 2019-12-05 15:16:23 · 10011 阅读 · 1 评论 -
xilinx pcie dma 仿真环境搭建-基于Integrated Block for PCI Express
仿真环境win10 64bitmodelsim 10.6d 64bitvivado 2017.4KC705开发板注意modelsim和vivado版本兼容的问题官方版本参考仿真目的搭建基于xilinxpciedma + DDR3 仿真环境(pcie gen2.1 x8 )。这里记录pciedma仿真环境,ddr仿真挂进去比较容易,不做记录。参考例程...原创 2019-12-03 17:01:03 · 3560 阅读 · 0 评论 -
xilinx官方pcie dma例程 -xapp859仿真环境搭建
软件版本win 10系统ISE 10.1modelsim 10.1a win32注:xapp859官方文档说明了xapp859的编译环境为ISE10.1版本,然后modelsim必须是32位的。方案框图主要参考 xapp859说明文档系统框图发送引擎框图接收引擎框图DMA读数据流向 host -> fpgaDMA读...原创 2019-11-29 14:34:31 · 2468 阅读 · 0 评论 -
pcie dma 相关知识整理(xilinx平台)
PCIE的DMA和PIO介绍DMA数据传输方式DMA(Direct Memory Access),直接内存访问,在该模式下,数据传送不是由CPU负责处理,而是由一个特殊的处理器DMA控制器来完成,因此占用极少的CPU资源。DMA读过程1、驱动程序向操作系统申请一片物理连续的内存;2、主机向该地址写入数据;3、主机将这个内存的物理地址告诉FPGA;4、FPGA向主机发起读TLP请...原创 2019-11-29 11:07:27 · 6371 阅读 · 0 评论 -
PCIe bar空间理解与调试
验证环境window 10系统vivado 2017.4KC705开发板bar空间相关知识具体可以学习下面的文章bar空间说明bar空间测试以下实验,是在PIO example 验证基础上做的。xilinx官方给出的PIOexample工程,默认仅使能了BAR0空间,空间大小为2Kbyte ,读写位宽32bit(未使能64bit)其实这里...原创 2019-11-28 18:06:03 · 5470 阅读 · 1 评论 -
windriver 自动生成pcie驱动
实验环境window 10 64bitvivado 2017.4windiver(试用版)KC705开发板生成驱动准备好开发板参考PCIe PIO例程验证windriver生成驱动将开发板插到主机PCIe插槽后,开机看到设备管理器中,扫描到设备,此时是未安装驱动的状态打开windriver软件,然后选中设备,点击generate .INF file ...原创 2019-11-28 16:57:54 · 4329 阅读 · 10 评论 -
xilinx PCIe PIO工程仿真及验证
验证环境window 10系统vivado 2017.4KC705开发板验证目的1)通过xilinx提供的PIOexample 入门pcie。2)抓取pcietlp报文,学习TLP报文。背景知识首先了解一下pcie的应用,在PCIE中有两种数据传输方式:DMA(Direct Memory Access),直接内存访问,在该模式下,数据传送不是由CPU负...原创 2019-11-28 15:26:15 · 4978 阅读 · 13 评论