目前仿真工程仅完成了环境搭建,ddr初始化正常,pcie link up正常,rp端dma相关的逻辑需要自行设计。
工程路径如下
xapp1171仿真工程
仿真环境:
vivado 2018.3 + modelsim 10.6d, 仿真步骤,详见压缩包readme.txt文件。
目前仿真工程仅完成了环境搭建,ddr初始化正常,pcie link up正常,rp端dma相关的逻辑需要自行设计。
工程路径如下
xapp1171仿真工程
仿真环境:
vivado 2018.3 + modelsim 10.6d, 仿真步骤,详见压缩包readme.txt文件。