xilinx pcie dma 仿真环境搭建-基于Integrated Block for PCI Express

最新推荐文章于 2024-05-28 08:24:41 发布
最新推荐文章于 2024-05-28 08:24:41 发布
阅读量3.6k 收藏 24
点赞数 1
分类专栏： PCIE 文章标签： xilinx pcie dma
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/shuchangsc/article/details/103343252
版权
本文档介绍了如何在Windows 10环境下，使用Modelsim 10.6d、Vivado 2017.4和KC705开发板搭建Xilinx PCIe DMA的仿真环境。参照xapp859例程，主要步骤包括生成PIO例程，移植代码，并解决仿真过程中遇到的问题，如Modelsim版本不兼容、编译错误等。
摘要由CSDN通过智能技术生成

仿真环境

win10 64bit

modelsim 10.6d 64bit

vivado 2017.4

KC705开发板

注意modelsim和vivado版本兼容的问题  官方版本参考

仿真目的

搭建基于xilinx pcie dma +  DDR3 仿真环境（pcie gen2.1 x8 ）。

这里记录pcie dma仿真环境，ddr仿真挂进去比较容易，不做记录。

参考例程

1) xapp859 

基于 pcie endpoint_blk_plus_v1_8 的dma实现方案。

xapp859 仿真环境搭建，查看 xilinx官方pcie dma例程 -xapp859仿真环境搭建

2) xapp1052

基于pcie gen2.0的简单dma吞吐量测试例程，仅用作测试，实际应用有很多限制。

xapp1052 仿真环境搭建，站内有很多指导文章，自行搜索。

仿真平台搭建思路

由于xapp1052仅仅作为dma吞吐量测试工程，网上有很多关于xapp1052的测试出来的bug

最低0.47元/天 解锁文章
zzyaoguai
关注
专栏目录
xilinx官方pcie dma例程 -xapp859仿真环境搭建
superC的博客
11-29 2534
软件版本 win 10系统 ISE 10.1 modelsim 10.1a win32 注：xapp859官方文档说明了xapp859的编译环境为ISE10.1版本，然后modelsim必须是32位的。 方案框图 主要参考 xapp859说明文档 系统框图 发送引擎框图 接收引擎框图 DMA读 数据流向 host -> fpga DMA读...
Xilinx 7 Series FPGAs Integrated Block for PCI Express v3.3(持续更新。。。)
星旭的博客
05-09 2954
官方手册地址链接 ：http://china.xilinx.com/support/documentation/ip_documentation/pcie_7x/v3_3/pg054-7series-pcie.pdf 网上看到的别人翻译的手册链接： https://blog.csdn.net/weixin_43354598/article/details/84102208 （7系列PCIe ...
7 Series FPGAs Integrated Block for PCI Express v3.3 LogiCORE IP Product Guide
06-04
本文介绍了PCIE高速DMA的基础知识，并且介绍了PCIE高速DMA所用的基础器件，本PCIE高速DMA的注意事项和应用场景。
赛灵思 Xilinx PG213 - UltraScale+ 器件 Integrated Block for PCI Express v1.3 产品指南（中文版） (v1.3)
weixin_45825101的博客
06-21 1071
文件类型: 产品指南 (Product Guides) 该核属于高带宽、高可扩展性且高可靠性的串行互连构建块解决方案，适用于基于 UltraScale+™ 架构的器件。 下载链接： https://china.xilinx.com/support/documentation/ip_documentation/pcie4_uscale_plus/v1_3/c_pg213-pcie4-ultrascale-plus.pdf ...
7 Series FPGAs Integrated Block for PCI Express IP核 Advanced模式配置详解（二）
u011565038的博客
05-23 1459
"7 Series FPGAs Integrated Block for PCI Express IP核" 是Xilinx公司7系列FPGA中集成的PCI Express (PCIe) IP核模块。这个IP核模块是一个可扩展的、高带宽的、可靠的串行互联构建块，用于与Xilinx的Zynq®-7000 SoC和7系列FPGA配合使用。advanced 模式提供了更多配置选项、更复杂功能和更高级的设置。
7 Series FPGAs Integrated Block for PCI Express IP核中基于64位事务层接口的AXI4-Stream接口设计（三）
最新发布
u011565038的博客
05-28 1039
在PCIe通信中，Inbound Packets（入站数据包）是从PCIe设备（通常是Endpoint，即EP）发送到主机系统（通常是Root Complex，即RC）的数据包。这些数据包通常包含设备发送到主机内存的数据，或者是设备对主机发出的请求或中断的响应。
pcie Virtex-7 FPGA Gen3 Integrated Block for PCI Express pg023
01-03
基于 Virtex-7 FPGA 的 PCIe Gen3 集成块是 Xilinx 公司开发的一款高性能的 PCI Express 集成块，旨在提供高带宽、低延迟的数据传输解决方案。该集成块支持 PCIe Gen3 规范，最高可达 8Gb/s 的数据传输速率，满足了...
xilinx PCIe IPcore 帮助文档
12-31
在电子设计领域，FPGA（Field-Programmable Gate Array）因其灵活性和高性能而被广泛应用于各种系统，尤其是在高速数据传输方面，PCI Express（PCIe）接口是FPGA的重要组成部分。"xilinx PCIe IPcore 帮助文档"提供...
XILINX PCIE DMA/Bridge Subsystem for PCI Express （XDMA）笔记
热门推荐
星旭的博客
03-25 1万+
前段时间在公司项目中调试了PCIE，正好做一个总结，那些介绍XDMA、PCIE之类的多余的东西网上能搜到很多，我这里就不多说。我写的只是自己的一些想法，以及自己的设计思路。 同每一个刚开始调试PCIE的人一样，作为初学者大家都是先去网上搜集大量的资料学习，我也搜集了很多，看完之后其实还是有点泪崩，不知道怎么做。 在Vivado的IP Catalog中我们可以看到有三个可用于PCIE控制的IP核...
xilinx PCIE仿真
04-12
个人收集资料亲自仿真过的PCIE的modelsim仿真
xdma_driver_win_src_2018_2.zip (xilinx pcie dma driver)
09-29
xilliix pcie dma 驱动 （基于 xilnx xdma ip核 4.0 的WDF驱动） --- # XDMA Windows Driver This project is Xilinx's sample Windows driver for 'DMA/Bridge Subsystem for PCI Express v4.0' (XDMA) IP. *Please note that this driver and associated software are supplied to give a basic generic reference implementation only. Customers may have specific use-cases and/or requirements for which this driver is not suitable.* ### Dependencies * Target machine running Windows 7 or Windows 10 * Development machine running Windows 7 (or later) * Visual Studio 2015 (or later) installed on development machine * Windows Driver Kit (WDK) version 1703 (or later) installed on development machine ## Directory Structure ``` / |__ build/ - Generated directory containing build output binaries. |__ exe/ - Contains sample client application source code. | |__ simple_dma/ - Sample code for AXI-MM configured XDMA IP. | |__ streaming_dma/ - Sample code for AXI-ST configured XDMA IP. | |__ user_events/ - Sample code for access to user event interrupts. | |__ xdma_info/ - Utility application which prints out the XDMA core ip | | configuration. | |__ xdma_rw/ - Utility for reading/writing to/from xdma device nodes such | | as control, user, bypass, h2c_0, c2h_0 etc. | |__ xdma_test/ - Basic test application which performs H2C/C2H transfers on | all present channels. |__ inc/ - Contains public API header file for XDMA driver. |__ libxdma/ - Static kernel library for XDMA IP. |__ sys/ - Reference driver source code which uses libxdma |__ README.md - This file. |__ XDMA.sln - Visual Studio Solution. ```
Xilinx授权：公开全部源代码的 PCIe DMA 引擎
07-08
这个DMA引擎在Xilinx 65nm的V5器件的PCIe IP上测试通过；已经在ML506 和ML555板上测试通过，欢迎大家下载使用和学习
xapp1052，xilinx pcie dma模式程序。
06-17
xilinx fpga PCIe IP核DMA传输参考代码。
基于Xilinx PCIe Core的DMA设计
03-16
基于Xilinx PCIe Core的DMA设计
7 Series FPGAs Integrated Block for PCI Express IP核 Advanced模式配置详解（一）
u011565038的博客
05-23 2368
"7 Series FPGAs Integrated Block for PCI Express IP核" 是Xilinx公司7系列FPGA中集成的PCI Express (PCIe) IP核模块。这个IP核模块是一个可扩展的、高带宽的、可靠的串行互联构建块，用于与Xilinx的Zynq®-7000 SoC和7系列FPGA配合使用。advanced 模式提供了更多配置选项、更复杂功能和更高级的设置。
7 Series FPGAs Integrated Block for PCI Express IP核基本模式配置详解
u011565038的博客
05-22 1962
7 Series FPGAs Integrated Block for PCI Express® core" 是在 Xilinx 的 7 系列 FPGA（如 Virtex-7, Kintex-7, Artix-7 等）中集成的专门用于处理 PCI Express（PCIe）协议的IP核，是 FPGA 架构中的一部分，被设计为高效且易于配置的方式来实现 PCIe 接口。它通常包含物理层（PHY）和链路层（MAC）的功能，可以大大简化用户实现 PCIe 接口的复杂性，并提升性能。
Xilinx PCIE DMA 仿真RP不输出问题
1615549892
09-03 961
使用xilinx生成IP核自己产生的examle project,准备搭建DMA仿真工程。 RP读写EP正常，但是EP读写RP出问题了，在RP的AXIS接口没有波形输出。 原因：在PCIe配置空间有一个Command[15:0]寄存器，地址是0x04， 这个Command[15:0]寄存器的bit2是Bus Master Enable功能， 当此bit=0，IPCore不传输请求报文(MRD/MWR),这样可以保证用户app 只能主动发出请求，不能接收请求。其中，请求不包含CPLD报文。 只需要将EP和R.
【PG054】7 Series Integrated Block for PCI Express IP核的学习
w0shishabi的博客
10-08 1万+
1 IP核说明 结构： 主要的接口： 系统接口（SYS）。 PCIe接口（PCI_EXP）。 配置接口（CFG）。 事务接口（AXI-Stream）。 物理层控制与状态接口（PL）。 该模块以数据包的形式与各模块进行通信。从发送到接收组件，携带信息（指的是用户的信息）的数据包在事务层以及数据链路层形成。在发送的过程中加了一些其他的必要的信息（各层处理数据包需要的信息）。在接收端，接收单元的每一层处理进入的包，剥离相关信息并将包转发给下一层。 1.1 遵循的标准 《PCI Express Base Sp
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值