xilinx pcie dma 仿真环境搭建-基于Integrated Block for PCI Express

最新推荐文章于 2024-03-26 08:10:35 发布
VIP文章 最新推荐文章于 2024-03-26 08:10:35 发布
阅读量3.5k 收藏 23
点赞数 1
分类专栏： PCIE 文章标签： xilinx pcie dma
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/shuchangsc/article/details/103343252
版权

仿真环境

win10 64bit

modelsim 10.6d 64bit

vivado 2017.4

KC705开发板

注意modelsim和vivado版本兼容的问题  官方版本参考

仿真目的

搭建基于xilinx pcie dma +  DDR3 仿真环境（pcie gen2.1 x8 ）。

这里记录pcie dma仿真环境，ddr仿真挂进去比较容易，不做记录。

参考例程

1) xapp859 

基于 pcie endpoint_blk_plus_v1_8 的dma实现方案。

xapp859 仿真环境搭建，查看 xilinx官方pcie dma例程 -xapp859仿真环境搭建

2) xapp1052

基于pcie gen2.0的简单dma吞吐量测试例程，仅用作测试，实际应用有很多限制。

xapp1052 仿真环境搭建，站内有很多指导文章，自行搜索。

仿真平台搭建思路

最低0.47元/天 解锁文章
zzyaoguai
关注
  • 1
    点赞
  • 踩
  • 23
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
SATA硬盘仿真模型
04-22
SATA硬盘仿真模型。The xilinx GTP is configured as SATA PHY,and 256MB DDR2 memory(Xilinx XAPP859) is HDD storge space. It has been tested ok with SATA Host.Please follows the steps. 1>The following path is necessary. setenv LMC_HOME /export/home/mulary/model setenv LMC_CONFIG $LMC_HOME/data/linux.lmc set path =($path $LMC_HOME/bin) setenv LD_LIBRARY_PATH $LMC_HOME/lib/linux.lib:$LD_LIBRARY_PATH
xapp859 文档
10-10
DMA SDRAM 用来进行开发pcie
新手学习Vivado XDMA(2) - 仿真分析
最新发布
qq_18553915的博客
03-26 1662
根据前文打开的example工程的设计部分如下所示：上图中的右侧3个BRAM代表的是用户侧的逻辑设计，与下图工程中的xdma_app中3个 blk_mem_gen对应。上图中的 DMA Subsystem for PCIe 与下图中的 xdma_0 对应，这个也是我们上一篇文章中配置好的IP，可以看出它还包含了 PCIe IP。CQ/CC/RQ/RC定义如下：而xilinx_dma_pcie_ep作为design的顶层设计对外的接口也比较简单，2 - X2;4 - X4;
【原创】Xilinx_7Series_MIG控制器驱动DDR3
qq_40807206的博客
11-20 9512
一、项目说明： 平台：XC7K325T板卡DDR3：两片MT41J256M16TW-107，共1GB，数据总线32bit环境：Vivado 2019.2IP：Memory Interface Generator(MIG 7 Series)官方手册：ug586 (7Series Devices Memory Interface Solutions v4.2) 二、DDR3 本调试使用了两片镁光的 MT41J256M16TW-107 DDR3芯片：单片数据总线为16bit、深度32M、8个Ban...
PCIE知识点
weixin_33768481的博客
03-02 214
引自：http://bbs.eetop.cn/thread-442072-1-1.html 1.从速度上来讲PCIE1.0标准 2.5G（8B/10B）,pcie2.0标准 5.0G（8B/10B）pcie3.0标准8G（128B/130B）通道来讲：X1，X2，X4，X8，X16。中断实现：1：lengcy INTN2：传统中断3：MSI中断。辅助功能 ：1：功耗管理2：AER机制。3：FC流量...
FPGA仿真篇-使用脚本命令来加速仿真二
baidu_34971492的博客
02-01 411
FPGA仿真篇-使用脚本命令来加速仿真二作者：lee神1.背景知识FPGA的仿真与调试在FPGA开发过程中起着至关重要的作用，也占用了FPGA开发的大部分时间。所以适当减少或简化FPG...
xilinx官方pcie dma例程 -xapp859仿真环境搭建
superC的博客
11-29 2423
软件版本 win 10系统 ISE 10.1 modelsim 10.1a win32 注：xapp859官方文档说明了xapp859的编译环境为ISE10.1版本，然后modelsim必须是32位的。 方案框图 主要参考 xapp859说明文档 系统框图 发送引擎框图 接收引擎框图 DMA读 数据流向 host -> fpga DMA读...
【PG054】7 Series Integrated Block for PCI Express IP核的学习
热门推荐
w0shishabi的博客
10-08 1万+
1 IP核说明 结构： 主要的接口： 系统接口（SYS）。 PCIe接口（PCI_EXP）。 配置接口（CFG）。 事务接口（AXI-Stream）。 物理层控制与状态接口（PL）。 该模块以数据包的形式与各模块进行通信。从发送到接收组件，携带信息（指的是用户的信息）的数据包在事务层以及数据链路层形成。在发送的过程中加了一些其他的必要的信息（各层处理数据包需要的信息）。在接收端，接收单元的每一层处理进入的包，剥离相关信息并将包转发给下一层。 1.1 遵循的标准 《PCI Express Base Sp
赛灵思 Xilinx PG213 - UltraScale+ 器件 Integrated Block for PCI Express v1.3 产品指南（中文版） (v1.3)
weixin_45825101的博客
06-21 932
文件类型: 产品指南 (Product Guides) 该核属于高带宽、高可扩展性且高可靠性的串行互连构建块解决方案，适用于基于 UltraScale+™ 架构的器件。 下载链接： https://china.xilinx.com/support/documentation/ip_documentation/pcie4_uscale_plus/v1_3/c_pg213-pcie4-ultrascale-plus.pdf ...
PG302 QDMA Subsystem for PCI Express v4.0 Ch.2 Overview
AlwaysHard的博客
08-07 2154
PG302 QDMA-2022 Ch.2 Translation
PCIE 仿真
weixin_39418585的博客
09-10 1522
7 Series Intergrated Block for PCI Express仿真。
基于Xilinx PCIe Core的DMA设计
03-16
基于Xilinx PCIe Core的DMA设计
Xilinx DMA/Bridge Subsystem for PCI Express(PCIe)
06-13
Xilinx DMA/Bridge Subsystem for PCI Express(PCIe) 实现了一个高性能、可配置的 Scatter Gather DMA，用于与 PCI Express 2.1 和 3.x集成块一起使用。IP 提供了 AXI4 Memory Mapped 或 AXI4-Stream 用户接口之间的...
DMA/Bridge Subsystem for PCI Express v4.1 读书笔记 （中文） XDMA
03-11
DMA/Bridge Subsystem for PCI Express v4.1 读书笔记 （中文） XDMA 参考文档：PG195, https://github.com/Xilinx/dma_ip_drivers, https://support.xilinx.com/s/article/65443?language=en_US XDMA IP核的中文...
xilinx PCIe IPcore 帮助文档
12-31
pg213-pcie4-ultrascale-plus pg302-qdma pg195-pcie-dma 适合FPGA开发PCIe开发者
XILINX推出VIRTEX-5 LXT FPGA 内建 PCI EXPRESS模块
01-19
同时，LXT平台系列还是个提供硬代码PCI Express 端点和三重模式以太网媒体访问控制器（MAC）模块的FPGA。Virtex-5 LXT 平台还集成了业界功耗的65纳米 (nm)收发器，交换带宽在3.2 Gbps时的典型功耗为低于100mW每通道...
基于Xilinx_PCIe_Core的DMA设计.rar_PCIE DMA_XILINX PCIE_XILINX_DMA_dm
09-14
可以借鉴用于设计pcie,希望对大家有帮助
手把手教你学会 Xilinx PCIE/XDMA 读写DDR系列（一） DDR/MIG配置详细步骤
w18864443115的博客
12-19 2623
在实现FPGA和处理器、PC、ARM打交道的时候，有很多种方式进行通信，具体有以下几种实现方式：又上图可以看的出来，PCIE的优势远远大于其他的通信方式，并且通信速度也是最快的一种，最高可以达到128Gbps。Xilinx从15年前，V4系列开始，一直在PCIe的解决方案上深耕，提供众多的应用方案级的解决方案，方便用户专注于自己的应用。早期，Xilinx提供的有Application Notes，例如XAPP859，XAPP1052等，构建了基本的双向数据传输。
xapp1052之dma_test.v
weixin_34029949的博客
01-08 331
 dma_test是针对dma硬件设计的仿真测试文件，文件包括DMA写数据测试，DMA读数据测试以及DMA读写数据测试。这个测试文件其实就是模拟pc的应用程序对fpga设备进行DMA读写。     DMA写测试指的是fpga设备往pc端进行DMA方式的写数据，而不是pc端往fpga设备中进行读写，这点要弄清。dma写测试的选择如下所示：   [plain] view plain copy  ...
fpga 7 series integrated block for pci express
07-28
这些IP核包括PCI Express控制器、PHY层接口和DMA引擎等。开发者可以使用这些IP核来快速构建自定义的PCI Express应用，大大加快产品的开发周期。 此外，FPGA 7系列集成块还具有其他强大功能，如高度可扩展的输入/...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值