allegro16.3设置使VIA打在PAD上不提示DRC

最新推荐文章于 2024-07-30 21:52:34 发布
最新推荐文章于 2024-07-30 21:52:34 发布
阅读量8.8k 收藏 23
点赞数 4
分类专栏： Cadence
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sinat_33715705/article/details/89491218
版权

1、Setup->Constraints->Constraint Manager->在弹出的页面:Analyze->:Analysis Modes->Physical Modes->Pad-pad direct connect 选择off关闭；

 

2、Analysis Modes->Spacing Modes->Pins->SMD pin to thru via取消勾选即可。 

 

allegro中任何一个DRC都可以通过show这个DRC的信息来解决问题，从DRC中会显示这个报错的原因已经是哪一类型的详细错误！

Jessica_2017
关注
  • 4
    点赞
  • 踩
  • 23
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Cadence Allegro 恢复忽略的DRC标识的方法图文教程及视频演示
fydar的博客
01-04 1363
在进行DRC检查时，有时会不小心忽略一些比较重要的DRC标识，本文简单介绍Allegro软件恢复忽略的DRC标识的方法。
如何设定不同Net 短路时又不会出现DRC（Allegro）
09-15
Allegro中如何设定不同Net 短路时又不会出现DRC
Allegro过孔打在焊盘上（via与pad重叠），如何显示DRC错误？
热门推荐
追逐火焰的飞蛾
08-20 2万+
把same net DRC打开，过孔在焊盘上有DRC出现 Set>Constraints...>点击Physical(lines/vias)rule set栏中的set valuses...按钮，将pad/pad direct connect设置成not allowed; Set>Constraints...>点击Physical(lines/vias)rule set栏中的set D
Allegro约束管理器
最新发布
2302_76825556的博客
07-30 544
约束管理器。
allegro PCB设计心得笔记(一) allegro PCB内层VIA打在line上无DRC
weixin_43244476的博客
05-31 465
allegro PCB设计之心得笔记
cadence SPB17.4 - allegro - 铺铜后DRC报错
谢绝留言与私信
06-14 4260
板子的布局走线都优化过了, 不铺铜也是可以用的. 铺铜能好点(有完整地平面, 制板容易, 焊接应力小).铺铜前, 进行了DRC, DRC通过, 0错误0警告.开始铺铜, 然后进行DRC检查, 突然报了好多错误. 因为将动态铺铜拿掉后, 再DRC, 0错误0警告.由此可以确认, 这些报错是铺铜引起的.仔细看错误提示, 这些都不能算作错误.查了资料后, 决定采用以下措施来消掉DRC报错:从归档工程中, 迁出铺铜前保存的原始工程.动态铺铜(有自动避让功能)在线DRC出现错误将动态铜皮转成静态铜皮(防止status
cadence allegro 之如何隐藏/显示单个DRC
weixin_42256550的博客
06-14 2348
如何隐藏DRC
怎么解决allegro单位转换后出现DRC错误
weixin_54787054的博客
10-23 1408
怎么解决allegro单位转换后出现DRC错误
如何在Allegro16.3里设置Xnet并进行等长设置
08-03
以下是如何在Allegro 16.3中设置Xnet并进行等长设置的详细步骤： 1. **Xnet的使用场景**： - 阻抗匹配：当走线中串联电阻以匹配线路阻抗时，如果这些走线需要等长，可以使用Xnet。 - 高速差分线：高速差分信号线...
Allegro Via Hole DRC Rules Setting
07-14
"Allegro Via Hole DRC Rules Setting"涉及到的是在Allegro中设置关于孔（Vias）和孔之间距离的规则，特别是处理孔与孔相切以及大孔包小孔的情况，以防止因距离不足导致的问题。 首先，我们来看“V-V”规则，即via...
allegro16.3约束设置
11-29
Allegro 16.3 约束设置是指在 Allegro 16.3 软件中设置差分对约束的过程。差分对约束设置是指在 PCB 布局设计中对差分对的约束设置，包括差分对的创建、约束规则的设置、差分对参数的设置等几个方面。 一、差分对的...
CADENCE DRC错误代码
11-15
设计原理图时出现的常见的DRC错误及解决办法
allegro16.3约束设置[整理].pdf
10-19
在Allegro 16.3中，约束设置对于确保电路板设计的精确性和性能至关重要。本文将详细讨论如何设置差分对约束，以及相关的参数和规则。 差分对是一种重要的信号传输方式，它可以降低电磁干扰（EMI），提高信号完整性...
Allegro16.3设置差分线
04-13
在Allegro 16.3版本中，设置差分线是实现高速信号传输的关键步骤之一。差分线对在高速数字电路设计中扮演着至关重要的角色，它们通过一对线路来传输信号，一个作为信号线，另一个作为反相信号线，以此减少电磁干扰...
Allegro如何将Waived掉的DRC显示或隐藏操作指导
weixin_54787054的博客
03-05 1584
在用Allegro做PCB设计的时候，如果遇到正常的DRC，可以用Waive的命令将DRC不显示，如下图。当DRC被Waive掉的时候，如何将DRC再次显示出来。如何将Waived掉的DRC显示或隐藏操作指导。
Cadence Allegro如何恢复DRC标识
LGCPCB的博客
06-19 5564
Cadence Allegro如何恢复DRC标识 在前面的章节，我们介绍怎样忽略DRC标识，如何后期设计需要对之前忽略的DRC进行检查，我们可以将忽略的DRC标识恢复。 恢复DRC标识方法如下： 1、选择菜单Display——Waive DRCs ——Restore All,即可快速恢复PCB中所有DRC标识，如下图所示： CSDN每天一个小技巧，觉得有用记得关注哦! 想获取更多精彩文章请关注我...
Allegro 中如何关闭DRC检查
tianpu2320959696的博客
09-21 1万+
setup--constraints--modes--design modes(package)，在这里就能选择关闭package to package的DRC检查了
Allegro 中设置DRC错误颜色标示的方法
qizhi321123的博客
01-04 2647
1.DRC错误示例，Allegro中DRC错误默认红色显示。 2.执行Display-Color/Visibility-Stack-Up,修改Drc对应栏的颜色即可。
AD PCB封装转Allegro封装或者AD PCB转Allegro PCB
Jessica的博客
03-13 2万+
AD封装转ALLEGRO封装时，要把所有封装放到一张PCB上或者分批次的放到PCB上，把PCB转成ALLEGRO格式的，然后再用ALLEGRO导出PCB封装。 步骤如下： 1、在AD（我用的是AD18.1.7）中新建空白PCB，将需要转ALLEGRO的封装放到上面，可放置多个。 2、用 PADS Layout（我用的是PADS Layout VX.2.3）直接导入AD格式的PCB，如...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值