版图注意

1. active ploy 不能打contact

2. finger 记得连起来

 

3. MOS管LVS报错，报W, L 错误，比如一个反相器中NMOS本来W=2.5,但现在 W=2.43, 问题可能是因为在NMOS上面的PMOS的N井覆盖到了NMOS上，导致其尺寸发生了微小变化。PMOS的N井一定不能把NMOS给包含进去！！！！！图中NWELL 和NPLUS在0.18中需要距离43微米以上。

4.如果LVS实在有解决不了的，就返回DRC，两个交叉来，这两个中错误是有一定关联度的。

5.注意改LVS option里面，因为电源地命名可能不一样导致ERC错误。

6. 底层版图锁死，最好复制一份，免得有队友动。

7. .18通孔间距最好0.28，而不是0.25. 因为通孔很多时，间距要求是0.28.

8. LVS找不到GND VDD,可能因为这两个短路了。