Xilinx Video IP（三）Video Timing Controller

最新推荐文章于 2024-07-16 17:28:12 发布
最新推荐文章于 2024-07-16 17:28:12 发布
阅读量631 收藏 11
点赞数 13
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/slyywd/article/details/140419162
版权

概览

        Video Timing Controller主要有两个功能，检测时序和生成时序，生成IP时可以选择只使用其中任意一个功能或者两个功能都有。

        支持AXI4-Lite接口进行动态配置，也可以使用固定配置生成IP。支持的最大行宽度和场高度均为8192（包含消隐部分，所以支持的分辨率要小于8192x8192）。在最新的v6.2中已经支持16384x16384，手册中这部分没有变更。

        支持16路帧同步信号输出，每帧输出一次高脉冲，持续一个时钟。输出时机可配置为第n行的第m个像素（包含消隐）。

性能

最高频率

        最大频率依赖于器件、工具链等，典型频率如下：

  1. V7,K7,7Z030,7Z045:225MHz
  2. A7,7Z010,7Z020:150MHz
  3. KU,KUP,ZUP：400MHz

延迟

        输出信号延迟可配置为无延迟或指定延迟。

接口

接口框图

        Video Timing Controller包含视频时序信号输入接口、视频时序信号输出接口、AXI4-LITE接口、帧同步输入、帧同步输出、中断输出。框图如下。

        这些信号并不总是有效的，可以根据需要选择或关闭其中部分接口，视频时序输入/输出接口可选一个或两个，AXI4-LITE接口可选 。默认配置及对应的接口如下图所示。

        不使用AXI4-LITE控制接口时，接口如下图所示。需要注意的是，此时用户无法获取输入时序，视频时序输入仅可用于帧同步信号的生成。

接口描述

        下表中所有多位宽信号均为小端模式。

通用接口
信号名称方向位宽描述
clk输入1IP核时钟
clken输入1IP核时钟使能，高有效
det_clken输入1时序检测时钟使能，高有效
gen_clken输入1时序生成时钟使能，高有效
resetn输入1IP核同步复位，低有效
irq输出1中断请求输出，上升沿触发
intc_if输出32（可选）当“Include INTC Interface”或C_HSA_INTC_IF选中时生效。
[31:0]与状态寄存器（0x0004）[31:8]相同
[7:6]预留，总是0
[5:0]与错误寄存器（0x0008）[21:16]相同
时序检测接口（视频时序输入接口）
field_id_in输入1（可选）奇偶场标识，隔行视频中使能field id时生效
hsync_in输入1行同步/消隐，至少二选一，极性自适应。如果不连接相应信号，则必须取消相应选项。
hblank_in输入1
vsync_in输入1场同步/消隐/视频有效，至少三选一，极性自适应。如果不连接相应信号，则必须取消相应选项。
vblank_in输入1
active_video_in输入1
active_chroma_in输入1（可选）对应VIDEO_FORMAT和CHROMA_PARITY位，极性自适应。如果不连接相应信号，则必须取消相应选项。
时序生成接口（视频时序输出接口）
field_id_out输出1（可选）隔行信号场id，极性在Generator Polarity Register（0x006C）中设置。仅在支持隔行视频且使能field id生成时有效。
hsync_out输出1行同步，在GENERATOR HSYNC寄存器中设置起始和结束周期。
hblank_out输出1行消隐，在GENERATOR HSIZE寄存器中设置起始和结束周期。
vsync_out输出1场同步，在GENERATOR F#_VSYNC_V寄存器中设置起始和结束行。
vblank_out输出1场消隐，在GENERATOR VSIZE寄存器中设置起始和结束行
active_video_out输出1非消隐行第一个时钟生效，GENERATOR ACTIVE_SIZE中设置结束周期。
active_chroma_out输出1表示哪些行包含有效色度采样（用于YUV420），非消隐行生效，在GENERATOR Encoding寄存器中配置VIDEO_FORMAT以及CHROMA_PARITY位。
帧同步信号
fsync_out输出FrameSyncs帧同步输出，延迟可设，最大16路。
fsync_in输入1帧同步输入，高有效。使能时，时序生成会与此信号同步。
sof_state输入1AXI4-S帧起始信号，当与AXI4视频输出IP一起使用时连接VTC。

关于时钟

        视频时序输入必须与IP核时钟clk同步。所有视频时序信号在clk的上升沿采样。所有视频时序输出在clk上升沿之后。clken取消期间，内部状态保持不变，除非resetn复位信号生效。如果clk时钟信号处于非运行状态，或clken未置位，AXI4-LITE接口所有读写都是从机错误应答（0x02）。

关于检测时钟使能（det_clken）

        此使能信号用于控制时序检测功能，与时序生成功能相独立。必须与时钟使能（clken）同时置位才会生效。

关于生成时钟使能（gen_clken）

        此使能信号用于控制时序生成功能，与时序检测功能相独立。必须与时钟使能（clken）同时置位才会生效。

关于复位（resetn）

        此复位信号为低有效同步复位，在clk的下一个上升沿生效。注意，拉低clken不会影响resetn的生效。复位信号至少保持32个时钟周期。复位信号拉低时，AXI4-LITE读写响应为从机错误响应（0x02）。

关于帧同步输入（fsync_in）

        高有效的帧同步输入，持续一个时钟周期，每帧一次用于同步时序生成。此信号会重置所有内部时序生成相关计数器，并开始生成同步帧时序。其与时序检测信号生成的det_fsync信号通过逻辑“或”驱动时序生成，这两个信号的使用可在运行中变更，但同一时刻应当只有一个生效。

AXI4-Lite接口

        此为AXI4标准接口的一部分，此处不详述。

寄存器

        寄存器列表如下，具体的寄存器含义建议直接查阅官方文档PG016. 

寄存器
偏移地址名称访问类型双缓冲默认值描述
0x0000CONTROLR/WY0通用控制
0x0004STATUSR/WCN0状态寄存器，写1清除
0x0008ERRORR/WCN0附加状态核错误寄存器，写1清除
0x000CIRQ_ENABLER/WN0中断使能/失能
0x0010VERSIONRN/A0X06010001IP核版本信息
0x0014ADAPTIVE_SYNC_CTRLR/WN/A0自适应同步控制
0x0018Stretch LimitR/WN/A0自适应同步时最大Front porch
0x0020DETECTOR ACTIVE_SIZERN/A0有效行场尺寸（不含消隐）
0x0024DETECTOR TIMING_STATUSRN/A0时序检测状态
0x0028DETECTOR ENCODINGRN/A0帧编码
0x002CDETECTOR POLARITYRN/A0消隐同步信号极性
0x0030DETECTOR HSIZERN/A0水平宽度（含消隐）
0x0034DETECTOR VSIZERN/A0垂直高度（含消隐）
0x0038DETECTOR HSYNCRN/A0水平同步信号起止时钟
0x003CDETECTOR F0_VBLANK_HRN/A0场0垂直消隐起止时钟
0x0040DETECTOR F0_VSYNC_VRN/A0场0垂直同步起止行
0x0044DETECTOR F0_VSYNC_HRN/A0场0垂直同步起止时钟
0x0048DETECTOR F1_VBLANK_HRN/A0场1垂直消隐起止时钟
0x004CDETECTOR F1_VSYNC_VRN/A0场1垂直同步起止行
0x0050DETECTOR F1_VSYNC_HRN/A0场1垂直同步起止时钟
0x0060GENERATOR ACTIVE_SIZER/WYGUI设置场0行场尺寸
0x0064GENERATOR TIMING_STATUSRNGUI设置时序检测状态
0x0068GENERATOR ENCODINGR/WYGUI设置帧编码
0x006CGENERATOR POLARITYR/WYGUI设置消隐同步信号极性
0x0070GENERATOR HSIZER/WYGUI设置水平宽度（含消隐）
0x0074GENERATOR VSIZER/WYGUI设置垂直高度（含消隐）
0x0078GENERATOR HSYNCR/WYGUI设置水平同步信号起止时钟
0x007CGENERATOR F0_VBLANK_HR/WYGUI设置场0的垂直消隐起止时钟
0x0080GENERATOR F0_VSYNC_VR/WYGUI设置场0的垂直同步起止行
0x0084GENERATOR F0_VSYNC_HR/WYGUI设置场0的垂直同步起止时钟
0x0088GENERATOR F1_VBLANK_HR/WYGUI设置场1的垂直消隐起止时钟
0x008CGENERATOR F1_VSYNC_VR/WYGUI设置场1的垂直同步起止行
0x0090GENERATOR F1_VSYNC_HR/WYGUI设置场1的垂直同步起止时钟
0x0094GENERATOR ACTIVE_SIZER/WYGUI设置场1的行场尺寸
0x0100
~
0x013C		FRAME SYNC 0 - 15 CONFIGR/WY0帧同步输出的起始时钟和起始行
0x0140GENERATOR GLOBAL DELAYR/WY0生成延时

无聊的菜鸟
关注
  • 13
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Zynq7020 Video Timing Controller 裸板编程
smile_5me的博客
10-12 2853
这个是我写的一个功能实现，初始化vtc并 产生yuv444或者yuv422的行场同步等信号，详细的参考可以去查阅Xilinx vtc的这个ip的文档，里面有包括例如420等的配置。 int XVtcSelfTestExample(u16 DeviceId) { int Status; /* Initialize the VTC driver so that it's ready to u...
video timing controller和AXI4-stream to video out IP核生成视频协议数据
03-23
本主题主要关注两个关键组件：Video Timing Controller (VTC) 和 AXI4-Stream to Video Out IP核，它们在构建视频系统中的作用至关重要。 **Video Timing Controller (VTC)** VTC是视频系统的核心组成部分，它负责...
基于xilinx的video-timing-controller ip设置与使用详解
月隐博客
04-07 8980
本文用于记录xilinx FPGA中使用vivado开发工具时，video-timing-controller的设置与使用详解。 这个IP主要是在与视屏时序相关的项目中会使用到，主要是以下几种场景： 1） 视屏时序的检测； 2） 视屏时序的产生；
video timing controller IP核学习
windysky0v0的博客
07-06 2822
video timing controller IP核通常与AXI4-Stream to video out IP核一起使用。这里先讲video timing controller IP核的constant配置。 根据Xilinx提供的手册写的样例： 可以看到，activate的部分是放于时序前端的，和平常的使用不一样。举个常用的例子hdmi： 它时序如下 所以我们需要将时序进行重新排序放入（感谢正点原子提供的绘图）： 选用的是800x400的显示 800：有效显示区域 1056：显示周期 840
ZYNQ-Video out IP和Video Timing Controller IP简介
Vuko_Coding Zone
05-02 3798
学习内容 本文对Video out IP和VTC IP核进行简要介绍，为后文完成使用带有HDMI接口的显示器构建图像视频显示的测试工程做准备。 Video out IP 简介 AXI4-Stream to Video Out核心设计用于从实现视频协议的AXI4-Stream接口连接到视频源(并行视频数据、视频同步和空白)。该IP与Xilinx视频定时控制器(VTC)核心一起工作。该核心提供了一个具有AX14-Stream接口的视频处理核心和视频输出之间的桥梁。 特点 视频输出(带同步信号的特定时序下的并行
pg016 Video Timing controller LogiCORE IP Product Guide
04-07
《pg016 Video Timing Controller LogiCORE IP产品指南》是Xilinx公司为开发者提供的一份详尽的用户手册，主要介绍了如何在FPGA设计中使用Video Timing Controller IP。这份指南针对的是那些需要处理视频信号时序的...
xilinx_vtc_no_charge_license
04-13
Video Timing Controller VTC—license
Xilinx FPGA Design and Timing Closure
03-21
Xilinx FPGA Design and Timing Closure 流水线 设计层次 UCF文件 良好代码风格
PCIe总线的序
q774318039a的博客
07-12 599
假设A和B都给对方连续发送NP报文导致对端NP buffer满了，只有本地cpl发送出去了，本地np buffer里的NP才会减一，buffer才会空一点，对面的NP才能再发送一个过来。完成报文不能穿越写。如果完成报文能穿越写，就可能先读到flag为1，但此时写数据还未更新，软件取数据就出错了。生产者写了一笔数据到内存，又写了1个flag=1到另一个内存地址，若后一个写穿越了前一个写，软件轮询到flag后可能前一个写还未到达，软件就会取到未更新的数据。完成报文和完成报文之间没有序的要求，可以相互穿越返回。
基于XC7VX690T FPGA+ZU15EG SOC的6U VPX总线实时信号处理平台（支持4路光纤）
YEYUANGEN的专栏
07-13 753
基于6U VPX总线架构的通用实时信号处理平台，该平台采用一片Xilinx的高性能Virtex系列FPGA（XC7VX690T-2FFG1927I）作为预处理单元，外挂2个FMC+扩展接口，来完成数据采集、数据回放以及实时信号处理算法。采用一片带有ARM内核的高性能嵌入式处理器ZYNQ UltraScale系列ZU15EG作为主处理器来实现通讯、管理等功能。该平台的预处理器XC7VX690T外挂两组64位DDR3 SDRAM，来实现超大容量数据缓存，数据缓存带宽可以达到1600MHz。
FPGA CFGBVS 管脚接法
Hello-FPGA
07-16 111
原理图 CFGBVS 接地肯定是不对的，必须拉高到3.3V，还好留了1个0欧姆电阻在这里 还可以飞线补救一下。
32.同步FIFO-IP核的调用
2301_80417284的博客
07-12 703
同步FIFO-IP核的调用
FPGA之术语
starmier的博客
07-09 948
JTAG是联合测试行动组的缩写，是一种标准的测试接口，用于对电子设备进行测试和编程。差分信号可以减少电磁干扰（EMI）和信号退化，因为它们通过测量两个信号之间的电压差来确定信号状态，而不是每个信号的绝对电压。信号类型: sys_clk_p/n作为系统时钟信号，使用差分信号可以提供更准确的同步，而rst_n作为复位信号，可能不需要高速传输，因此使用LVCMOS33标准可能足够。DIFF_SSTL12和LVCMOS33是两种不同的电气接口标准，它们定义了信号的电压水平和特性，通常用于高速数字电路的信号传输。
FPGA实训报告DAY 1(Verilog HDL)
CWPIN21的博客
07-11 800
通过实习，对 FPGA 和 Verilog 有了初步的了解和认识。在学习 FPGA 简介的过程中，明白了 FPGA 的灵活性和可重构性为数字电路设计带来了极大的便利，能够满足不同应用场景的需求。同时，也感受到了 FPGA 技术在现代电子系统中的重要地位和广阔的发展前景。在学习 Verilog 基础语法知识时，掌握了 Verilog 语言的基本结构和语法规则，能够编写简单的逻辑电路代码。
打包一个自己的Vivado IP核
最新发布
zhou8400的专栏
07-16 814
模块复用是逻辑设计人员必须掌握的一个基本功，通过将成熟模块打包成IP核，可实现重复利用，避免重复造轮子，大幅提高我们的开发效率。接下来将之前设计的串口接收模块和串口发送模块打包成IP核，再分别调用这两个IP核，构成串口接收--发送循回，依次验证IP核打包及调用是否成功。串口（UART）的FPGA实现Vivado版本：Vivado 2019.2开发板：xc7a35tfgg484-2。
基于复旦微JFMQL100TAI的全国产化FPGA+AI人工智能异构计算平台，兼容XC7Z045-2FFG900I
YEYUANGEN的专栏
07-13 400
基于上海复旦微电子FMQL45T900的全国产化ARM核心板。该核心板将复旦微的FMQL45T900（与XILINX的XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台，方便用户进行产品开发。核心板上分布了DDR3 SDRAM、EMMC、SPI FLASH、以太网PHY芯片等。通过两个板对板连接器FMC实现PL端IO的扩展。
33.异步FIFO IP核的配置、调用与仿真
2301_80417284的博客
07-13 339
异步FIFO IP核的配置、调用与仿真
video timing controller
07-27
视频时序控制器（Video Timing Controller，VTC）是一种用于视频信号处理的电子器件或子系统。它负责生成和控制视频信号的时序，包括水平同步信号（HSYNC）、垂直同步信号（VSYNC）、像素时钟（PCLK）等。VTC通常用于显示设备、视频处理器和图形处理器等系统中，以确保视频信号的正确显示和同步。 VTC的主要功能包括： 1. 生成水平和垂直同步信号：根据输入的视频信号参数，VTC可以生成水平和垂直同步信号，确定每一帧视频的起始和结束位置。 2. 控制像素时钟：VTC可以生成像素时钟信号，用于指示每一个像素的采样时刻。 3. 处理视频信号分辨率：VTC可以支持不同的视频信号分辨率，并根据输入信号的参数进行适配和调整。 4. 提供视频时序信息：VTC可以输出视频时序信息，如帧率、行数、像素数等，以供其他系统组件使用。 总之，视频时序控制器在视频显示和处理系统中起到关键的作用，确保视频信号的同步和正确显示。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值