Altera SCFIFO同时读写问题探究

已于 2022-01-29 15:25:27 修改
阅读量660 收藏
点赞数 1
文章标签： fpga开发
于 2022-01-28 23:27:34 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sslee/article/details/122734721
版权
本文通过modelsim仿真探究了Altera SCFIFO在同时读写时的问题。发现当wrreq、rdreq与data同时跳变时，数据无法正常读取。解决方法是遵循下降沿跳变、上升沿采样的原则，调整时序，避免直接使用全局时钟，以实现正常读写。强调了正确理解和遵循官方文档的重要性。
摘要由CSDN通过智能技术生成

在网上看到关于Altera的SCFIFO核的介绍中，都提到了它可以支持同时读写的功能，但未看到具体的仿真情况。Altera官方的ug中，也未看到关于此的明确描述（也可能是我读文档不仔细）。因此，对该问题进行modelsim仿真，将仿真情况记录于此，大家一起探讨。
首先生成一个256B的SCFIFO核，其主要参数如下：

defparam
		scfifo_component.add_ram_output_register = "ON",
		scfifo_component.almost_empty_value = 64,
		scfifo_component.almost_full_value = 128,
		scfifo_component.intended_device_family = "Cyclone III",
		scfifo_component.lpm_numwords = 256,
		scfifo_component.lpm_showahead = "OFF",
		scfifo_component.lpm_type = "scfifo",
		scfifo_component.lpm_width = 8,
		scfifo_component.lpm_widthu = 8,
		scfifo_component.overflow_checking = "ON",
		scfifo_component.underflow_checking = "ON",
		scfifo_component.use_eab = "ON";

生成的模块外形如下图所示。

最低0.47元/天 解锁文章
sslee
关注
ALTERA IP 核之 FIFO-SCFIFO
07-10
ALTERA IP 核之 FIFO-SCFIFO ，使用的时候 直接例化即可， 出自 altera 自己封装， 这里存储器宽度为 16 深度为 32， 个性化可以改 安全稳定有保证
altera 的fifo使用方式
crjmail的博客
05-06 1452
ALTERA提供了LPM_FIFO参数宏模块，可以在代码中例化使用。 FIFO有两种工作模式：（1）SCFIFO，（2）DCFIFO 其中SCFIFO指读写用一个时钟进行同步，可以支持同时读写的功能。 其中DCFIFO指读写使用不同的时钟进行同步，这在设计多时钟系统中相当有用，可用于不同时钟同步信号之间的同步调整。 首先看看DCFIFO模式下的几个比较重要的信号： [A]在写端，主要有以...
Altera官方的FIFO使用指导
01-18
ALTERA官方给出的FIFO使用说明，在LPM库中提供了参数可配置的单时钟FIFO(SCFIFO)和双时钟FIFO(DCFIFO)。
FPGA 之 SCFIFO IP 核配置
qq_51264805的博客
01-27 2428
首先介绍 SCFIFO 的使用。如图 1所示，在搜索栏中搜索“fifo（大小写均可）”就会显示和 FIFO 相关的所有 IP 核，这里我们选择 Installed Plug-Ins 目录下的 Memory Compiler 文件夹下的“FIFO”。语言选择 Verilog HDL。然后就是选择 IP 核存放的路径，这里我们将 SCFIFO IP 核放在工程目录的ipcore_dir 文件夹下。然后是给 IP 核命名，为了能够清晰表达 FIFO 的大小和位宽，这里我们将其命名为“scfifo...
3.Quartus II FIFO IP的使用——以SCFIFO为例
sinply6的博客
05-27 4773
3.Quartus II FIFO IP的使用——以SCFIFO为例 参考链接 FPGA基础学习(2) -- FIFO IP核(Quartus)：https://www.cnblogs.com/rouwawa/p/7066635.html 对altera的FIFO读写操作深入研究：https://www.cnblogs.com/estop-jfw/...
SCFIFO DCFIFO区别
最新发布
06-08
SCFIFO的实现简单，但是在高速数据传输场景下，由于只有一个读写端口，可能会出现读写竞争的情况，导致数据的丢失或错误。 DCFIFO是指双端口FIFO，它有两个读写端口，数据的读取和写入可以分别通过不同的端口进行。...
Altera提供的FIFO说明书
09-30
Altera的FIFO Megafunction提供了一系列特性，包括可配置的深度、读写指针、几乎满和几乎空的状态指示，以及错误检测功能。它支持两种主要类型的FIFO：scfifo（单时钟FIFO）和dcfifo（双时钟FIFO）。 ##### scfifo ...
关于ALTERA提供的FIFO核使用原理
05-17
SCFIFO支持同时读写功能，提高了数据处理的灵活性和效率。其主要特点包括： - **读写时钟**：使用同一时钟进行读写操作。 - **读写控制**：可以通过读写请求信号控制数据的读写。 - **状态指示**：提供空/满状态...
异步dcfifo的读写
weixin_34268579的博客
03-21 469
异步dcfifo的原理 Dcfifo即是Double clk fifo，意思是双时钟的fifo。或许你现在还不知道什么是fifo，那我就先从fifo（就是同步fifo，不过同步fifo在实际运用中比较少）开始说起吧！ scfifo的原理 一般的fifo是单时钟（读写同步），就是读写用同一个时钟信号，其框图如下： 端口说明如下： 官方的DCFIFO资料中有这...
Quartus与vivado fifo IP核需要额外注意的几个点
abc763274289的博客
01-31 2597
使用 Quartus与vivado fifo IP核需要额外注意的几个点 IP different input and output width Quartus fifo different input and output width Writing 16-bit Words and Reading 8-bit Words This figure shows an example of a wide write port (16-bit input) and a narrow read port (8-b
【引用】关于ALTERA提供的FIFO核使用原理
jasonwoodlee的专栏
09-09 4897
本文引用自Suinchang《关于ALTERA提供的FIFO核使用原理》 ALTERA提供了LPM_FIFO参数宏模块，可以在代码中例化使用。 FIFO有两种工作模式：（1）SCFIFO，（2）DCFIFO 其中SCFIFO指读写用一个时钟进行同步，
FIFO读数据异常分析
硬码农二毛哥的博客
05-09 5585
FIFO是FPGA设计中最常用的IP，读写时序相对简单，可能正是因为这个原因，通常不会去细读FIFO手册，具体怎么操作大概清楚，上手就写，一般不会出什么问题。最近却遇到读FIFO异常的情况，特意记录一下，顺便细读了一下PG057。
同步（单时钟）、异步（双时钟）FIFO的Verilog HDL实现（含Testbench仿真代码）
qq_36045093的博客
07-21 5811
参考资料： 《FPGA自学笔记——设计与验证》；《硬件架构的艺术》；《Verilog HDL数字集成电路高级程序设计》等 链接： 一、FIFO的定义和应用场景 FIFO（First in First Out）是一种先进先出的数据缓冲器，通常用于接口电路的数据缓存。与普通存储器的区别是没有外部读写地址线，可以使用两个时钟分别进行读和写操作。 FIFO只能顺序写入数据和顺序读出数据，其数据地址由内部读、写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。 二、FIFO的
二、20【FPGA】FPGA开发中常用的IP核——PLL/ROM/RAM/FIFO
热门推荐
ARM_qiao的博客
05-28 1万+
常用IP核，PLL、ROM、RAM、FIFO
FIFO读写
qq_33276563的博客
09-18 3093
在Vivado 2018.3 环境运行FIFO Generator IP**（该IP核是高电平复位，在写测试文件的时候请注意）** IP配置 module fifo_test(data_in, data_out, clk ,rst_n); input [31:0]data_in; input clk; input rst_n; output [15:0]data_out; reg...
FIFO相关问题汇总（一）
weixin_44590534的博客
06-28 1301
FIFO相关问题汇总
Altera FIFO IP核时序说明
a453697601的博客
11-19 885
大多数参考书中对FIFO的实验往往仅仅给出IP核的调用方法、verilog例程，对于IP核的时序解释涉及甚少。下面链接中的文章对FIFO IP核时序给出了详细的说明。 https://www.cnblogs.com/rouwawa/p/7066635.html ...
FIFO FWFT Write or Read 时序图
weixin_36559534的博客
03-29 1723
fifo fwft 读写时序仿真图 测试代码仿真代码 测试代码 `timescale 1ns / 1ps module test ( input wire clk, input wire srst ); wire clk_50m; wire [8:0] data_count; wire full, empty; reg [15:0] di
fifo读写错误以及常规使用
Kevin
07-27 9175
fifo读写错误有以下几种现象 1、fifo在未写入数据时，full信号为高 原因：fifo未正确复位；写逻辑有误。 2、fifo写入的第一个数据，在读出时重复 原因：写数据重复；读逻辑有误，可以尝试使用rd_en= !empty，查看读数据是否正确； 3、fifo复位问题后写使能问题 fifo复位高有效，至少需保持4个时钟周期，正常复位后full为高并持续7个时钟周期，之后变低，此时可以正常写fifo 4、fifo一般不要使用大于65536深度，容易出错； 5、fifo读模式常用FWIT模
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值