创建 Qsys Component 时出错:There are multiple signals with role "xxxx".

出错内容:

There are multiple signals with role "export". Components using hw.tcl package 14.0 and greater must specify unique signal roles.

原因:

分析文件自动添加接口和信号时,多个同类信号使得 add_interface_port 语句有错误。

add_interface_port conduit_end avs_s1_export_DACDAT export Output 1
add_interface_port conduit_end avs_s1_export_DACLRC export Input 1

这里两个export是重名的信号。

搜索 add_interface_port 使用实例:

# The clock interface has two signals, named "clk" and "reset_n" of types "clk" "reset_n"

add_interface_port clock_sink clk clk input 1

add_interface_port clock_sink reset_n reset_n input 1

对比正确语句

add_interface_port s1 avs_s1_read read Input 1

add_interface_port s1 avs_s1_write write Input 1

修改为:

add_interface_port conduit_end avs_s1_export_ADCDAT export_adcdat Input 1
add_interface_port conduit_end avs_s1_export_ADCLRC export_adclrc Input 1

Done

  • 1
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值