LVDS布线建议

LVDS简介

LVDS是高速、低电压、低功耗和低噪声的通用I/O接口标准。低电压拜服和差分电流模式输出可以显著减少电磁干扰（EMI）。在设计一个LVDS板时需要考虑许多因素，例如差分路径，阻抗匹配，串扰和电磁干扰。

差分线

LVDS利用差动传送方式，这意味着每个LVDS信号使用两根信号线。这两根信号线之间的电压差定义了LVDS的值信号。为了在差分线上成功传输LVDS信号，在PCB Layout时需要遵循以下规则
为了保证最小的反射和保持接收器的共模噪声抑制，差分线从驱动器出来后采用紧耦合的原则。此外，为了避免不连续性在差分阻抗，差分线之间的距离在整个布线路径上要保持不变。

• 为了尽量减少偏差，LVDS差分之间走线要求等长处理。
• 尽量减少过孔及其它导致信号不连续的行为。
• 任何寄生负载，如电容，必须等量存在于每对差分对中。
• 为了避免信号不连续，Layout时走线拐角采用圆弧或者45度走线替代90度走线。

阻抗匹配

LVDS信号属于高速信号，因而阻抗匹配显得十分重要，即便走线很短。任何不连续的差分LVDS走线都会造成信号的反射，从而降低信号的质量。这些不连续也增加了共模噪声和EMI。由于LVDS输出是电流输出模式，LVDS接收器具有很高的输入阻抗，因此需要终端电阻来构成信号环路，此时驱动器输出的电流绝大部分流过终端匹配电阻，并在该电阻上形成压差，当驱动器输出信号翻转时，将改变流经电阻的电流方向，从而产生有限的高低逻辑电平。没有该匹配电阻将不起作用。这个终端匹配电阻的值与传输线的差分阻抗一致，范围选择为90ohm到110ohm(通常选用100ohm).
差分通道的匹配电阻需要遵循以下原则
- PCB 布局时终端匹配电阻尽可能靠近差分接收端（7mm以内），使用1个100ohm的电阻就可以了。
- 匹配电阻的封装采用0603或者0805.

LVDS和单端信号之间的串扰

为了减少LVDS和单端信号（例如LVTTL、SSTL-3、SSTL-2、和类似的标准）之间的串扰，差分LVDS信号和单端信号要隔离开。如果LVDS信号和单端信号没有充分地彼此分开，那么单端信号将可能对差分LVDS信号产生干扰。靠近单端信号的LVDS信号线受影响比另一根信号严重，从而减少了噪声容限。为了避免串扰，在同一PCB层的单端信号与LVDS信号的距离应大于12mm。如果成本考虑不大时，可以设置单独的LVDS层，使用电源层和地层来隔离LVDS信号和单端信号（例如采用LVDS层-电源层-地层-单端信号层的叠层设计）。

电磁干扰

电磁辐射通常是一个值得设计师关注的问题，因为电磁辐射可以通过航向电磁（TEM）波传播，该电磁波可以从屏蔽装置中逸出，导致系统电磁兼容性（EMC）测试失败。单端传输如CMOS和TTL，几乎所有的电场线可以远离导线而自由辐射。其中一些磁场线可以辐射出去作为TEM波，这些磁场线可能逸出系统，从而导致EMC问题。
对于LVDS差分信号，磁场线趋向于互相抵消，而电场趋向于耦合。这些耦合的场互相限制，因而不会辐射出去。只有少数的边缘场逃出这个耦合。因此，LVDS作为一个差分传输系统，比CMOS或TTL信号产生更少的EMI。图1所示电磁场在单端信号线上产生边缘电磁场、差分信号线上产生耦合场。
LVDS信号可以使用微带线（外层）和带状线（中间层）传输。对于微带线，地层在耦合额外的磁场线下，由此限制了更多磁场线从而减少EMI影响。带状线耦合所有的磁场线，从而显著地减少EMI，但这样做也有一些弊端。

■比微带线需要更多的传输时间（典型值为1.5倍）

■需要额外的过孔

■需要更多层

■难以准确实现100欧姆差分阻抗