差分技术:LVDS(低电压差分信号)

本文探讨了LVDS差分传输技术的优势,如强抗干扰能力、低EMI、精确时序定位,以及在汽车行业的广泛应用,特别强调了其低功耗、高带宽特点。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

LVDS差分传输是一种信号传输的技术,我们一般行业简称LVDS信号,英文全称为:Low Voltage Differential Signaling;是一种专业的低电压差分信号,区别于传统的一根信号线一根地线的做法,差分传输在这两根线上都传输信号,这两个信号的振幅相同, 相位相反。在这两根线上的传输的信号就是差分信号。信号接收端比较这两个电压的差值来判断发送端发送的逻辑状态。在电路板上,差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线,LVDS传输支持速率一般在155Mbps(大约为77MHZ)以上。LVDS是一种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。IEEE在两个标准中对LVDS信号进行了定义。ANSI/TIA/EIA-644中,推荐最大速率为655Mbps,理论极限速率为1.923Mbps,Diodes 的 LVDS(低电压差动讯号)装置具备高效能 5 V、3.3 V、2.5 V 及 1.8 V 特性,其传输延迟低于 2.0ns,可满足现今的高速 I/O 接口需求。LVDS系列产品提供线性驱动器、接收器、收发器、交叉点、频率 / 资料配送及中继器,可满足现今支持 8-bit、16-bit、18-bit 及 32-bit 功能的高速 I/O 接口传输需求.

LVDS的优势和劣势

LVDS的优势

抗干扰能力强。干扰噪声一般会等值、同时的被加载到两根信号线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可以被完全抵消。

能有效抑制电磁干扰(EMI)。由于两根线靠得很近且信号幅值相等,这两根线与地线之间的耦合电磁场的幅值也相等,同时他们的信号极性相反,按右手螺旋定则,那他们的磁力线是互相抵消的。两根线耦合的越紧密,互相抵消的磁力线就越多。泄放到外界的电磁能量越少。

时序定位准确。差分信号的接收端是两根线上的信号幅值之差发生正负跳变的点,作为判断逻辑0/1跳变的点的。而普通单端信号以阈值电压作为信号逻辑0/1的跳变点,受阈值电压与信号幅值电压之比的影响较大,不适合低幅度的信号。

发送端电流源始终导通,消除开关噪声带来的尖峰(单端技术中所需要)和大电流晶体管不断导通-关断造成的电磁干扰EMI。

LVDS的劣势

若电路板的面积非常吃紧,单端信号可以只有一根信号线,地线走地平面,而差分信号一定要走两根等长、等宽、紧密靠近、且在同一层面的线。这样的情况常常发生在芯片的管脚间距很小,以至于只能穿过一根走线的情况下

LVDS的应用场景

随着数据传输速率越来越高,现在计算机系统中的数据传输接口基本上都串行化了,像USB、PCIe、SATA、DP等等外部总线将并行总线挤压到只剩下内存总线这个最后的堡垒,LVDS信号传输;LVDS信号传输一般由三部分组成:差分信号发送器,差分信号互联器,差分信号接收器。由于LVDS信号摆幅低,为350mv,对应功耗很低,速率达到3.125Gbps,总的来说,其终接方法简单、功耗和噪声低等优点,使得LVDS成为几十Mbps至3Gbps、甚至更高的应用之首选,广泛用于高速背板、电缆和板到板数据传输与时钟分配,以及单个PCB内的通信链路中。

LVDS在汽车行业的应用

目前在汽车的应用上,对内部整合的安全和辅助电子设备的增加也变得越来越高了,主要集中在用于驾驶支持(电子后视镜、导航系统、泊车距离控制、超视距显示、仰视显示)的视频显示系统,车载娱乐系统(电视和DVD播放器) 等,这些应用要求高速数据传输,以满足图像传递的要求。正是这些需求的增长,带动LVDS产品在这些领域崭露头角,其中,就包括LVDS汽车电缆。

LVDS汽车电缆即低电压差分信号电缆,是一种低功耗、低误码率、低串扰和低辐射的差分信号技术,这种传输技术可以达到155Mbps以上,LVDS技术的核心是采用极低的电压摆幅高速差动传输数据,可以实现点对点或一点对多点的连接,其传输介质可以是铜质的PCB连线,也可以是平衡电缆。

LVDS汽车电缆非常适合汽车应用,汽车内部存在众多的电磁辐射源,因此,抗干扰能力是汽车电子设计最基本的要求。另外,考虑到LVDS传输线自身的低辐射优势,对系统的其它设施几乎不产生额外干扰。LVDS传输只需要简单的电阻连接,简化了电路布局,线路连接也非常简单(采用双绞铜质电缆)。LVDS兼容于各种总线拓扑: 点到点拓扑(一个发送器,一个接收器); 多分支拓扑(一个发送器,多个接收器); 多点拓扑(多个发送器,多个接收器)。综上所述,无论是现在还是将来,LVDS汽车电缆都是汽车应用中连接板级系统的非常好的一个选择。

### Artix-7 FPGA 中 LVDS 接口的电压标准 对于 Xilinx Artix-7 系列中的 LVDS低电压差分信令)接口,其设计遵循行业标准,确保高效能和可靠性。LVDS 的典型特性阻抗为 100Ω,共模电压范围通常位于 1.2V ± 0.2V[^3]。 LVDS 输出驱动器能够提供大约±3.5mA 的电流,这使得输出摆幅约为 350mVppd(峰峰值差分)。这种低压摆幅有助于减少功耗并提高速度性能,非常适合用于高速串行通信链路和其他高性能应用场景。 ### Artix-7 FPGA 中 LVDS 接口的配置方法 为了在 Artix-7 上实现 LVDS 功能,可以利用 Vivado 设计套件来完成必要的设置: #### 创建 I/O Standard 设置 ```tcl set_property IOSTANDARD LVDS_25 [get_ports {lvds_signal}] ``` 这段 Tcl 命令指定了目标端口采用的是 `LVDS_25` 标准,这是最常用的 LVDS 版本之一,支持高达 600Mbps 的数据传输速率。 #### 使用 IBUFDS 和 OBUFDS 原语实例化输入输出缓冲区 当需要接收来自外部源的数据时,应使用 IBUFDS 实例;而发送到外部目的地则需用 OBUFDS。下面是一个简单的例子展示如何创建这两个组件: ```verilog // 输入缓冲区 IBUFDS #( .DIFF_TERM("FALSE"), // Differential Termination .IOSTANDARD("LVDS_25") // Specify the IO standard ) ibuf_inst ( .O(lvds_rx), // Output buffer signal to internal logic .I(lvds_p), // Input positive wire of differential pair .IB(lvds_n) // Input negative wire of differential pair ); // 输出缓冲区 OBUFDS #( .IOSTANDARD("LVDS_25") // Specify the IO standard ) obuf_inst ( .O(lvds_p), // Output positive wire of differential pair .OB(lvds_n), // Output negative wire of differential pair .I(lvds_tx) // Input buffer signal from internal logic ); ``` 上述 Verilog 代码片段展示了如何声明两个原语——一个是用于接收 LVDS 数据流的输入缓冲区 (`IBUFDS`) ,另一个是用来发射 LVDS 数据流的输出缓冲区 (`OBUFDS`) 。注意这里设置了 `.DIFF_TERM("FALSE")` 参数表示不启用差分终端电阻,因为默认情况下已经内置了匹配的终端电阻。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值