FPGA学习
关注
分享
扫一扫
文章平均质量分 88
sunny00544
这个作者很懒，什么都没留下…
展开
-
Verilog HDL 小练习（四）状态机
实践是最好的老师，通过项目实战才能把所学转化为实际的能力。——沃兹基一.什么是状态机？有限状态机（Finite State Machine,简称FSM）是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型.一般分为三种：分别是Moore型，Mealy型，以及混合型。这个练习主要讲Mealy型有限状态机。Mealy型有限状态机:由寄存器组和组合逻辑构成的硬件时序电路，其状态（即由寄存器组的1和0的组合状态所构成的有限个状态）只可能在同一时钟跳变沿的情况下才能从一个状态转向另一个状态，究竟原创 2021-04-05 21:16:55 · 1836 阅读 · 2 评论 -
Verilog HDL FPGA 从入门到放弃(1)
这是一篇入门文章，笔者也曾经迷茫过，也很困惑过，硬件编程是怎么样的，但是功夫不负有心人，希望我的文章获得读者的认同。谦虚使人进步，希望不足之处请提意见，对于有意思的东西大家可以探讨一下。 硬件编程verilog 建模 一个简单的模型 流水灯的实现 单片机里流水灯是通过逐次点亮各盏灯实现的end、...原创 2018-07-07 20:09:22 · 955 阅读 · 0 评论 -
Verilog HDL 语法学习（一）模块结构，数据类型&变量，基本运算符号
时间啊，人最宝贵的就是时间，年轻不是资本，学习才是永远的资本。数据类型&变量：数据类型：Verilog中一共有19种数据类型，基本的数据类型是四种分别为reg型,wire型，interger型，parameter型。其余数据类型分别为：large型，medium型，small型，tri型，trio型，tril型，triland型，trilor型，trireg型，scalared...原创 2018-08-02 22:17:46 · 948 阅读 · 1 评论 -
Verilog HDL 语法学习（二）赋值语句，运算符语句，结构语句用法
手握残阳沥血剑，心有冷月 凝霜刀，绝顶一览 众山小， 无悔世间走一遭，过程本身就是一种快乐。运算符概述1.逻辑运算符(&&，||，！)//"&&""||"优先级高于关系运算符，"!"优先级高于算数运算符(a>b)&&(x>y) //可以改写为a>b&&x&am原创 2018-08-18 23:16:56 · 651 阅读 · 0 评论