VHDL程序设计的基础知识

还有一周的时间，先把VHDL的知识复习一下，8月30号开始上学校VHDL的课，下载了基本中文的教材，推荐胡小玲讲的VHDL语言基础。

 

本着简单实用的原则，我摘抄了一些笔记，分享给大家，

 

 

 

 

1.  VHDL语言的五大元素：

       a. entity

       b. architecture

       c. configuration

       d. package/package body

       e. library

 

2.  VHDL基本结构 - 实体结构

 

       ENTITY  实体名 IS

           [GENERIC(类属表说明)；]

           [PORT(端口表说明)；]

           [实体说明部分；]

       END [ENTITY] [实体名]；

 

       讲解：类属表 和端口说明用于说明实体和其外部环境通信的对象。

                   类属为实体和其外部环境通信的静态信息提供通道；

                   最常用的信息是器件的上升沿到下降沿的延时时间、负载电容和电阻、驱动能力及功耗

                   端口说明是对实体与外部接口的描述

3. VHDL提供了四种端口模式

 

     1. IN: 允许数据流入实体，而不允许数据流出实体。

     2. OUT: 允许数据流出实体，而不允许数据流入实体。