FPGA 里边所说的I/O BANK是个什么概念

最新推荐文章于 2024-07-20 17:11:37 发布
最新推荐文章于 2024-07-20 17:11:37 发布
阅读量1.1w 收藏 13
点赞数 10
分类专栏： 原理图
一般fpga都分为若干个bank
例如xilinx的高端fpga，能分为22甚至更多个bank
这么做主要是为了提高灵活性
因为fpga的io支持2.5V 3.3v等等种类电平输入输出
为了获得这些IO电平，就需要在对应bank的供电引脚输入对应的电源电压
这样在一些复杂的系统中非常实用，例如cpu + fpga的系统中，cpu的io电压一般是2.5v
而很多其他ic都是3.3V，就可以使用fpga控制3.3v的ic，而与cpu通讯使用2.5V电平
这样就节省了很多总线转换器
suv1234
关注
  • 10
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【FPGA基础】FPGA的BANK概念
悟已往之不谏 知来者之可追
03-21 7974
可编程 输入/输出单元 简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对 输入/输出 信号的驱动与匹配要求。FPGA内的 I/O 按组分类，每组都能够独立地支持不同的I/O标准。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。 为了便于管理和适应多种电器标准，FPGA的IO被划分为若干个组（bank），每个bank的接口标准由其接口电压VCCO决定，一个bank只能有一种VCCO，但不同bank的VCCO可以不同，只有相同电气标准的端口
Altium Designer关于FPGA布线引脚交换设置的说明与示例
05-11
由于FPGA的I/O口是逻辑上等价的，所以开发者在布线过程中，可以灵活地在PCB（印刷电路板）设计中交换这些引脚，而不影响FPGA内部的逻辑功能。 在Altium Designer中，FPGA的引脚交换功能是一项关键特性。它允许设计...
FPGA（Kintex-7）学习笔记
05-08
Kintex-7时钟设计分析
FPGA IO_BANK、IO_STANDARD
cckkppll的博客
06-16 1079
FPGA IO_BANK、IO_STANDARD
FPGA里的bank是什么意思
tanfuz的博客
05-12 2764
参考链接 就是共用一个电源的一组I/O管脚。 为了便于管理和适应多种电器标准，FPGA的IOB被划分为若干个组（bank），每个bank的接口标准由其接口电压VCCO决定，一个bank只能有一种VCCO，但不同bank的VCCO可以不同。只有相同电气标准的端口才能连接在一起，VCCO电压相同是接口标准的基本条件。 ...
FPGA中的bank含义
耐心的小黑的博客
04-05 1万+
可编程输入/输出单元简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求。 FPGA内的I/O按组分类，每组都能够独立地支持不同的I/O标准。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。 为了便于管理和适应多种电器标准，FPGA的IOB被划分为若干个组（bank），每个bank的接口标准由其接口电压VCCO决定，一个bank只能有一种VCCO，但不同bank的VCCO可以不同。只有相同电气标准的端口才能连接
FPGA 中的 IOE与IO BANK
最新发布
weixin_41230430的博客
07-20 591
在 Xilinx FPGA 中，IOE 指的是 I/O Element，即输入/输出元素。综上所述，Xilinx FPGA 中的 IOE 可以配置是基于其可编程逻辑架构和丰富的配置选项。总之，IOE 是 FPGA 中重要的资源单元之一，它们通过提供灵活的输入/输出功能和多种电气特性配置选项，支持 FPGA 在各种应用中实现与外部设备的高效通信和数据交换。Xilinx FPGA 中的 IOE（I/O Element，输入/输出元素）之所以可以配置，主要是因为 FPGA 架构的灵活性和可编程性。
【FPGA设计_180104】器件bank说明
carlsun80的博客
01-04 5288
Fpga器件有很多bank，不同bank有不同的作用，下面随便找了一款器件介绍下bank分类 从上图可以看出，这个器件共有625个引脚，总共有11个bank，其中bank26，bank64，bank65，bank66是PL侧bank，其余的都是PS侧bank。 bank0：一般用来作为ADC电压输入，温度传感器输入，以及部分配置端口； bank26 ： HD bank； b
FPGA 的I/O BANK介绍
热门推荐
坚持
04-01 2万+
一般fpga都分为若干个bank 例如xilinx的高端fpga，能分为22甚至更多个bank 这么做主要是为了提高灵活性 因为fpga的io支持2.5V 3.3v等等种类电平输入输出 为了获得这些IO电平，就需要在对应bank的供电引脚输入对应的电源电压 这样在一些复杂的系统中非常实用，例如cpu + fpga的系统中，cpu的io电压一般是2.5v 而很多其他ic都是3.3V，就可以使用fpg...
ug471_7Series_SelectIO_fpga_selectIO_ug471_
10-01
7系列FPGA的SelectIO架构包含多个层次，包括全局I/O缓冲器（Global Buffer，GB）、I/O标准转换器（I/O Standard Translators，IOST）、I/O Bank和I/O引脚。GB提供高速数据传输和全局时钟分发，IOST负责不同I/O标准...
FPGA试题 fpga开发.pdf
04-22
IOB分为多个组（bank），每个bank支持不同的I/O标准，由接口电压VCCO决定，且不同bank的VCCO可以不同，但连接的端口需满足相同的电气标准。 2. 可配置逻辑块（CLB） CLB是FPGA的基础逻辑构建块，包含可配置开关矩阵...
Zynq7000的GPIO原理和控制实现
04-26
主要讲述了GPIO的原理和控制实现，通过GPIO来操作MIO。
Xilinx 7系列 FPGA硬件知识系列（三）—— Bank划分及引脚定义
whm128的博客
03-06 8357
7系列的FPGA开始才有HP BANK和HR BANK，UltraScale FPGA有HP BANK、HR BANK和HD BANK，但并不是一个FPGA中会同时包含HP/HR/HDBANK。HP：High Performance,应用于高速场景，比如DDR或其他高速差分线（不是GTX）HR：High Range,应用于宽范围I/0，最高能够支持到3.3V的电压。HD：High Density，应用于低速I/O的场景，最高速率限制在250M以内，最高电压也是支持到3.3V.
FPGA杂记（四）
weixin_43727437的博客
06-15 1739
1、clk中为什么用posedge而不用negedge? （1）、一般情况下，系统中统一用posedge避免用negedge，降低设计的复杂度，可减少出错。 （2）、在modelsim仿真中，时钟是很严格的，但是在真实的晶振所产生的clock却是不严格的，比如高电平和低电平的时间跨度就不一样，甚至非周期性的微小波动。如果只是用posedge，则整个系统的节拍都按照clock上升沿对齐，如果用到了n...
FPGA IO命名与Bank划分
YprgDay的博客(Yuan make progress everyday)
02-26 2445
介绍FPGA IO命名与Bank简介、划分查找。
FPGA基本结构
安静到无声
06-12 1411
可编程输入/输出单元简称I/0单元，是芯片与外界电路的接口部分。这部分单元完成不同电气特性下对输入/输出信号的驱动与匹配要求。为了便于管理和适应多种电气标准，FPGA的IOB被划分为若干个组（bank），每个bank的接口标准由其接口电压决定，个bank只能有一种接口电压，但不同bank的接口电压可以不同。只有相同电气标准的端口才能连接在一起，电压标准相同是接口标准的基本条件。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻，还可以调节信号的时延。目前，
FPGA：什么是IO单元、IO标准、Bank、VCCO、VREF
m0_46830519的博客
06-07 4964
bank
7系列和UltraScale系列的FPGA的IO、Bank
Kevin
07-15 9409
关键内容提要： 分别介绍两个系列的的命名方式和IObank分布。 （1） FPGA IO命名方式； （3） FPGA的上电时序 FPGA的IO命名。FPGA芯片IO命名方式太多，管脚也多，让人感觉很乱。这是我当年的感觉，诸如会经常听到：A13，B14···BANK34,BANK12····MIO0,EMIO···。但这确实是FPGA的特点，FPGA可以兼容多种不同的电压标准，也有丰富的IO。 首先，FPGA的IO物理命名规则，也就是我们做管脚约束时候的命名，芯片通常是长方体或者正方体，所以命名
【Vivado那些事儿】FPGA中Bank和Clock Region之前有什么关系？
OpenFPGA的博客
05-17 493
前言：从今天开始，我们会定期整理FPGA交流群（包括其他FPGA博主的群）里面有价值的问题，并汇总成文章，如果问题多的话就每周整理一期，如果问题少就每两周整理一期，一方面是希望能帮到不经常看群消息的小伙伴，另一方面也算是我们的技术积累。Q：FPGA中的Bank和Clock Region有什么关系？A：这应该是很多FPGA工程师都很困惑或者没有认真相关的一个问题，首先来看Clock Region的定...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值