FPGA
文章平均质量分 82
王_嘻嘻
这个作者很懒,什么都没留下…
展开
-
xilinx的bram ip 初始化
xilinx的bram ip 初始化前言bram前言好久没写博客了,一直在做课题写个blog 记录一下bram的初始化 刷个存在感bramxilinx的bram 可以在 设置IP中进行初始化选择可以提前将数据放入bram中如果数据量小的话,可以选择edit,手动添加数据信息,如下图选择进制并添加数据,就可以自动生成.coe文件,完成ram初始化而如果数据量太大可以自己生成txt文件,文件格式如下图只需要在文件开头加上固定格式即可memory_initializatio原创 2020-12-24 19:57:42 · 2019 阅读 · 1 评论 -
基于vivado2019的FDMA及DDR3仿真(AXI接口)
之前每次调试内存的代码都要直接下板调试,随着工程越来越大,综合时间太长,十分影响工程进度,所以希望搭建一个能够直接仿真的DDR平台。 用VIVADO自带的MIG 的 example案例来修改,完成了米联客的FDMA的仿真平台。原创 2020-10-23 21:07:55 · 4355 阅读 · 0 评论