数字电路的基本问题
文章平均质量分 82
王_嘻嘻
这个作者很懒,什么都没留下…
展开
-
数字IC秋招面试专题(五)逻辑式如何转换为晶体管电路
在面试中经常会要求画出某一个逻辑表达式的管级电路,本文将详细分析逻辑表达式到管级电路的推导过程原创 2021-07-06 10:43:26 · 1450 阅读 · 5 评论 -
数字IC秋招面试专题(二)verilog的signed和unsigned
verilog的signed和unsigned前言一、右值按signed还是unsigned二、signed的自动扩位三、系统函数$signed 和 $unsigned前言如果用verilog做一些数据处理的话,一定会经常用到signed和unsigned,而其中有一些知识点很多人都不太关注,故在此总结一下一、右值按signed还是unsigned1、一条运算究竟是按unsigned还是signed运算,取决于其右值的操作数是否含有unsigned变量,只要右值存在unsigned变量,整原创 2020-09-24 15:33:14 · 12824 阅读 · 6 评论 -
数字IC秋招面试专题(三)异步复位和同步复位
异步复位和同步复位前言一、同步复位二、异步复位三、同步复位和异步复位的区别四、 异步复位同步释放前言本章解释一下同步复位和异步复位的区别,以及异步复位同步释放究竟好在哪里,需要怎么做一、同步复位同步复位就是只有在时钟上升沿时,复位信号才有效代码如下:module sync_rst( input clk, input rstn, input din, output reg dout);always @(posedge clk)begin原创 2020-09-23 20:58:48 · 1316 阅读 · 0 评论 -
芯片功耗分析
芯片功耗分析为什么要降低芯片功耗功耗产生原理漏电功耗组成内部功耗组成翻转功耗电路功耗计算模型漏电功耗计算内部功耗计算翻转功耗计算具体分析接下去要做一款芯片的数字部分的功耗分析,方便模拟部分设计ldo的驱动能力。所以先基本了解功耗分析的基础知识。为什么要降低芯片功耗芯片封装都较小,如果功耗过大,则能量密度太大功耗影响到芯片内部甚至外部的电源网络架构设计高功率带来温度提升,会使性能受影响,时序跑不高功耗产生原理泄露功耗:非理想漏电流产生的功耗(例如MOS管关断时,仍然有微小电流存在)内部功耗原创 2020-08-07 14:43:05 · 16834 阅读 · 0 评论 -
寄存器测试步骤
寄存器测试步骤最近刚完成了一个简单的SPI寄存器的读写测试,接触到了公司里常用的五步法测寄存器的套路。因为这里的寄存器最后用于实际芯片中,所以对读写地址的测试要做的完善一点。通常是五步法测寄存器的value,后续再进行粘连测试。一.对所有寄存器复位,检测default_value是否正确二.对所有寄存器写入ff,检测是否正确三.对所有寄存器写入aa四.对所有寄存器写入55五.对所有寄存器写入随机值这里的步骤1,2,5可以理解,那么3,4是为了干什么呢。因为2对寄存器全写1来检查是不是原创 2020-08-06 20:15:17 · 5603 阅读 · 2 评论 -
带锁存器的时序逻辑综合
锁存器生成的方式有两种:有意的和无意的。**无意综合出的锁存器只会浪费面积**,所以知道什么时候该综合出锁存器就很有必要。原创 2020-06-02 18:54:45 · 1538 阅读 · 2 评论 -
数字电路的亚稳态问题
亚稳态问题是数字电路中很重要的问题,因为现实世界是一个异步的世界,所以亚稳态是无法避免的,并且亚稳态应该也是面试常考的考点。原创 2020-05-28 21:54:30 · 2712 阅读 · 0 评论