Verilog开源项目——百兆以太网交换机（六）Packet filter单元设计

最新推荐文章于 2024-10-09 21:20:23 发布
最新推荐文章于 2024-10-09 21:20:23 发布
阅读量1k 收藏 23
点赞数 18
分类专栏： Verilog开源项目——百兆以太网交换机 文章标签： 开源 网络 fpga开发 verilog 交换机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sz_woshishazi/article/details/140694884
版权

Verilog开源项目——百兆以太网交换机（六）Packet filter单元设计


🔈声明：未经作者允许，禁止转载
😃博主主页：王_嘻嘻的CSDN主页
🔑全新原创以太网交换机项目，Blog内容将聚焦整体架构、模块设计方面；更新周期可能会略慢，希望朋友们多多包涵
🧡关注本专题的朋友们可以学习到原创交换机设计的全流程，包括设计与验证（FPGA）。
🚩第一代交换机 — 从零开始 verilog 以太网交换机系列专栏：点击这里
💥第二代交换机 — Atom（百兆以太网交换机）专栏：点击这里

  Atom PF是Switch入口的重要一环，负责接收的所有Packet的过滤工作，包括L2 VLAN check、L3 IP header checksum check、L4 TCP/UDP header checksum check以及用户自定义过滤规则ACL。

  本文将主要介绍PF的功能，不具体介绍每个功能点该如何实现。


一、Feature

  • 100M Clk下，pipeline处理，处理速度支持25Gbps；
  • MAC->PF path上Bcnt Level Arbiter或Packet Level Arbiter；
  • 支持L2 filter，VLAN检查；
  • L3/4 filter，IP/UDP/TCP header检查；
  • ALC，进行流量类别的检测（防火墙功能），可以根据规则进行指定动作，支持64条rule；
  • 优先级控制；
  • 纯逻辑实现的TCAM单元，支持五元组包过滤；
  • 支持Packet Flush；

二、概述

请添加图片描述

  当数据包被MAC接收处理后，会统一发向PF进行网络层面的筛选过滤，Atom有4个port，对应4个MAC，将以25M的速率向PF发送数据包，PF以100M时钟接收数据包。为了更好的支持port间的公平性，PF支持Byte cnt和Packet cnt两种粒度的仲裁方式。

  经过仲裁选出需要检查的packet后，PF以流水的形式分别检测L2 header中的VLAN是否允许packet通过、L3/4 header中各个field是否正确，最后执行ACL，根据用户制定的规则，查询所要求执行的操作，最后以LPH+payload的形式将packet送往Data Buffer。


三、接口

请添加图片描述

四、功能设计

a）MAC arbitration

  Atom中PF需要将多路MAC汇聚成一路，并按端口号处理Packet。考虑到大小包之间仲裁的公平性，PF将实现Byte cnt level/Packet level两种仲裁方式。

  • Bcnt level arbitration：例如每次仲裁可以允许MAC通过2KB数据，否则等待下一轮仲裁
  • Packet level arbitration：按packet number仲裁，例如每个MAC通过1个packet
    请添加图片描述

b）优先级映射

  Packet在进入设备后，设备会根据映射规则修改Packet的本地优先级，为队列调度和拥塞控制服务，Atom将优先级统称为TC（traffic class），并定义了8个TC，TC map将统一实现在PF中，Atom可以配置三张TC map table，优先级配置由global register决定：

  • Port priority map table：根据Packet的Port ID，通过Port map table进行TC映射；
  • VLAN priority map table：根据VLAN tag中的PRI，通过VLAN priority map table进行TC映射；
    请添加图片描述
  • DSCP priority map table；根据IP header中的DSCP，通过DSCP map table映射出对应TC，DSCP如下图所示，共6-bits，有64种类型；
    请添加图片描述
      除上述三种TC map table的方式，还可通过ACL更改特殊的流量拥有指定优先级。修改后的TC值将统一记录在LPH中。

c）L2 filter

  1. 检查Packet是否带有VLAN tag，单层VLAN or QinQ；
  2. 若不带VLAN tag，则在LPH中填上Port VLAN，L2 check pass；
  3. 若带VLAN tag，则根据TPID list进行对应检查，若检查成功，允许Packet通过，否则直接丢弃；



  Atom中内外层VLAN都允许定义4个TPID，组成inner TPID list和outer TPID list，并利用bitmap的表示，将Port和TPID映射，确定每个Port允许哪些VLAN TPID进入。
请添加图片描述

  例如，上图中Port3的内层VLAN TPID为0x8102和0x8103，外层VLAN TPID为0x8200。通常外层TPID由运营商配置，内层TPID由用户自行配置。

  不论哪层的VLAN tag都是可以定义的，但为了发送tagged Packet能被其它设备准确识别，需要设置正确的TPID，设备通过TPID的比较来确定Packet type，TPID需要用户设置准确，否则将被下游设备识别错误，曲解用户本意。

Note：不能与一些特定的协议类型编号相同，否则会导致接口不能正确区分相应类型的协议报文。如：协议类型不能配置为0x0806（ARP协议对应的协议号）


d）L3/4 filter

  Atom暂时仅支持MAC + Ipv4/ipv6 + UDP/TCP 类型packet，其它ethertype packet统一作为payload一并发送，所以payload将超过1500B。

  L3/4 filter主要负责根据Packet type确定IP/UDP/TCP header位置，以及其中checksum位置，并检查checksum是否正确，若检测失败，则直接丢弃该Packet


e）ACL

  当用户提前为某些数据包制定特殊规则时，将通过外部通道将规则写入，action table和Atom TCAM中，而PF将Packet的五元组作为输入，发送给Atom TCAM，得到是否匹配以及对应哪条规则的信息，再从action table得到对应操作，Atom支持以下action（按优先级排列）：

  • 丢弃该Packet；
  • 指定port发送（则该Packet不需要eng指定流向）；
  • 修改dst mac addr；
  • 修改dst IP addr；
  • 修改dst TCP addr；
  • 修改指定优先级；

f）Flush

  为支持port切换设备等应用，需实现port level flush功能，保证该port所有Packet传输完成。

  CSR给出flush信号后，PF将不再接收任何符合要求的packet，并在队列尾插入一个flush packet。直到flush register拉低后，允许正常接收Packet。



五、数据结构

a）LPH

  LPH（Local Packet Header）是Atom定义的内部传输的一种数据格式，把Packet中提取的重要信息，或者需要在Atom中传输的自定义数据都放在LPH中，避免模块冗余逻辑。

请添加图片描述

b）优先级映射表

  Port/VLAN/DSCP priority map做法都类似，通过bitmap的方式，选择对应优先级，以Port priority map table为例：优先级采用onehot形式，Port对应的优先级点亮即代表从该Port进入的Packet的优先级。

请添加图片描述

c）Action table

  Action table由一块64x109-bits的SRAM实现，存储action rule，支持64条规则，存储方式如下：
在这里插入图片描述





若有不专业或错误之处，欢迎指正！

具体电路实现及验证环境代码会在准备完毕后开源，目前暂时不能给出，请见谅

搜索关注我的微信公众号【IC墨鱼仔】，获取我的更多IC干货分享！

优秀的 Verilog/FPGA开源项目介绍（四）- Ethernet
OpenFPGA的博客
10-25 3262
今天介绍两个（only two）网络相关的开源项目。Alex的verilog-ethernet之前在介绍PCIe项目时有介绍过Alex的项目，当时重点介绍了PCIe。今天主要介绍他的eth...
优秀的 Verilog/FPGA开源项目介绍（三十一）- OFDM
OpenFPGA的博客
08-08 1973
OFDM介绍在电信领域，正交频分复用技术( OFDM - orthogonal frequency-division multiplexing ) 是一种数字传输类型，在多个载波频率上对数字数据进行编码的方法。OFDM 已发展成为一种流行的数字通信方案，用于数字电视和音频广播、DSL 互联网接入、无线网络、电力线网络和4G / 5G移动通信等应用。OFDM 是一种频分复用...
Verilog开源项目
Flip Program
01-24 6943
讲到开源，必然要准守开源的协议。而且必须要讲究原则： 此处引用阮一峰的博客的一张关于开源许可证的图片作为参考，具体细节以协议条款为准。 Caption RISC-V相关 RISC-V是开源指令集(ISA)。基于RISC-V的开源内核和SoC列表 SiFive Freedom E300/U500 Platform 包含E300和U500的RTL代码，cpu内核基于Rocket，增加了So...
Verilog开源项目——百兆以太网交换机（五）TCAM单元设计
sz_woshishazi的博客
07-02 1738
Atom支持了包过滤特性，为了支持过滤的多样性，Atom将使用TCAM来存储过滤规则，以实现带优先级的1k条规则匹配，包过滤模块会根据接受包的特征向TCAM发起匹配请求，若匹配成功则进行对应操作，若匹配失败则按部就班的转发。   而为了便于实现，以及资源的平衡，Atom TCAM将使用SRAM实现，并采取分层分列的小块SRAM结构。
Verilog 开源项目教程
gitblog_01170的博客
08-16 1073
Verilog 开源项目教程 verilogRepository for basic (and not so basic) Verilog blocks with high re-use potential项目地址:https://gitcode.com/gh_mirrors/ve/verilog 项目介绍 Verilog 是一种硬件描述语言（HDL），广泛用于数字电路设计和验证。本项目由 se...
Github_以太网开源项目verilog-ethernet代码阅读与移植(六)
最新发布
sinat_25428663的博客
10-09 1340
其中dd表示数据信号在FPGA与下游器件（这里是PHY芯片）之间PCB走线延时，cd_altr表示从Oscillator发出的时钟信号到FPGA之间的PCB走线延时，cd_ext表示从Oscillator发出的时钟信号到下游芯片之间的PCB走线延时，tsu_ext是下游器件接收数据时的建立时间。在（五）中介绍了Github开源项目verilog-ethernet移植过程中的数据跨时钟域传输，以太网数据传输过程和网络层数据传输，现在介绍传输层数据传输，时钟模块，复位模块，时序约束，板级验证等内容。
[源代码]Verilog_HDL数字系统设计与验证--以太网交换机案例分析.rar
05-02
《Verilog HDL数字系统设计与验证：以太网交换机案例分析》 在现代电子设计领域，Verilog HDL（硬件描述语言）是广泛应用于数字系统设计与验证的重要工具。它允许工程师以一种结构化的方式描述硬件行为，进而通过...
基于FPGA的以太网MAC层交换机设计与实现.pdf
07-13
随着可编程逻辑设备FPGA的普及，利用其并行处理能力和现场可编程特性，设计高性能的以太网MAC层交换机成为可能。 本篇文章介绍了使用Xilinx公司Artix-7系列FPGA芯片开发多端口以太网MAC层交换机的设计与实现。在...
百兆以太网程序，fpga，verilog，解析udp协议
08-20
百兆以太网程序，fpga，verilog，解析udp协议，支持crc校验，
vtr-verilog-to-routing:Verilog 到路由——用于 FPGA 研究的开源 CAD 流程
07-24
Verilog-to-Routing (VTR) 项目是一项全球性的合作项目，旨在为进行 FPGA 架构和 CAD 研究和开发提供一个开源框架。 VTR 设计流程将数字电路的 Verilog 描述和目标 FPGA 架构的描述作为输入。 然后执行： 精制与...
RTL8324D+8208D 24口百兆交换机方案，原理图SCH
09-17
RTL8324D+8208D 24口百兆交换机方案，原理图SCH RTL8324D_RTL8208D_DEMO_V1.2
verilog-ethernet:用于FPGA实现的Verilog以太网组件
04-29
Verilog以太网组件自述文件 有关更多信息和更新： : GitHub存储库： : 介绍 以太网相关组件的集合，用于千兆位，10G和25G数据包处理（8位和64位数据路径）。 包括用于处理以太网帧以及IP，UDP和ARP的模块，以及用于构建完整UDP / IP堆栈的组件。 包括用于千兆位和10G / 25G的MAC模块，一个10G / 25G PCS / PMA PHY模块以及一个10G / 25G组合MAC / PCS / PMA模块。 包括各种与PTP相关的组件，用于实施需要精确时间同步的系统。 还包括利用完整cocotb测试平台。 仅对于IP和ARP支持，请使用ip_complete（1G）或ip_complete_64（10G / 25G）。 要获得UDP，IP和ARP支持，请使用udp_complete（1G）或udp_complete_64（10G / 25G
Verilog开源项目——百兆以太网交换机（七）包修改模块设计
sz_woshishazi的博客
09-02 965
Atom 包修改模块 PM（Packet Modifier）和PF对称，负责Atom出口Packet的整合，Packet从PM出去后就不再被改变。PM将负责出口带宽控制、风暴控制、VLAN映射、VLAN透传等VLAN管理，以及流量统计。
推荐一个创新的开源10Gb以太网交换机项目
gitblog_00024的博客
06-17 717
推荐一个创新的开源10Gb以太网交换机项目 去发现同类优质开源项目:https://gitcode.com/ 该项目旨在展示一款功能强大的10Gb以太网交换机，它能够接收并智能路由从四个SFP+接口传入的数据包。让我们一起深入了解这个开源项目的核心技术、应用场景和独特优势。 技术分析 路由算法： 对于每个进入的包，其输入端口和源MAC地址会被记录，并在时间戳表中存储。 在转发时，如果目标MAC地...
优秀的 Verilog/FPGA开源项目介绍（二十五）- FPGA图像处理库
OpenFPGA的博客
06-06 8569
今天介绍几个和图像处理的项目，废话不多说，我们开始吧~FPGA-Imaging-Libraryhttps://github.com/dtysky/FPGA-Imaging-Library介绍一个开源的FPGA图像处理库。F-I-L是一个FPGA平台的开源的图像处理库，已经拥有了许多常用操作，并在不断更新中。这些操作被以IP核的形式进行了封装，遵循同一种规范化的接口，同时具...
优秀的 Verilog/FPGA开源项目介绍（三十二）-RISC-V（新增俩）
OpenFPGA的博客
08-15 1920
优秀的 Verilog/FPGA开源项目介绍（三十二）-RISC-V关于RISC-V的二三事risc-v官网❝https://riscv.org/RISC-V（跟我读：“risk----------------five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。这里要明确两个概念：指令集规范（Specification）和处理器实现（Implementation）是两个不同......
Verilog 开源项目使用教程
gitblog_00295的博客
08-16 350
Verilog 开源项目使用教程 verilogRepository for basic (and not so basic) Verilog blocks with high re-use potential项目地址:https://gitcode.com/gh_mirrors/ve/verilog 1. 项目的目录结构及介绍 verilog/ ├── examples/ │ ├── ad...
优秀的 Verilog/FPGA开源项目介绍（三十七）- MATH库
OpenFPGA的博客
06-19 1154
DSP介绍数字信号处理（ Digital Signal Processing)技术广泛地应用于通信与信息系统、信号与信息处理、自动控制、 雷达、军事、航空航天、医疗、家用电器等许多领域。DSP 技术可以快速地对采集的信号进行量化、变换、滤波、估值 、增强、压缩、识别等处理，以得到符合需要的信号形式。而用FPGA进行数字信号处理的核心就是数学运算，今天介绍几个和FPGA进行数学运算的相关开源项目。F...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值