lattice FPGA 使用指南2 - DDR3 sdram controller IP配置注意事项

启动Clarity designer，配置DDR3 SDRAM controller IP。具体的参数配置，参见Lattice官方的：Double Data Rate (DDR3) SDRAM Controller IP Core User Guide （IPUG80）的Chapter 3 Parameter settings的Table 3-1 IP Core Parameters。个别参数说明如下。

1. MemClock的选择

参照Table 3-1，可选的频率与所选器件速率级别有关：

-8级别：可选400MHz；

-7级别：可选333MHz；

-6级别：可选300MHz。

如,对于-6级别的ECP5器件，则只能选择300MHz。从clarity发现所选用的器件只能为-6级别。

2. memory configuration

   Configuration: x4, x8, x16是指单颗DDR内存颗粒的数据总线宽度。

   Memory data bus size：指多颗颗粒拼接的总线宽度。如用了两颗16位总线的颗粒，则bus size为32