高速数字信号线上添加33欧电阻的作用

高速数字信号线上添加33欧电阻的作用

一,作用
   用来做阻抗匹配,防止信号反射的。一般PCB走线控制为50欧姆,在这样接收端高阻的情况时,可以通过源端串联50欧姆来做匹配,
将终端反射回来的信号吸收,防止在源端再次发生发射。这边33欧,和信号驱动的内阻(大约20欧)串联成50欧,与PCB走线匹配。
所以这个电阻在PCB上的位置要和信号驱动端靠近。

二,如何使用
  要不要做匹配就取决于信号的速度和走线长度,规则一般是走线长度大于信号波长的1/10就要匹配了,50M的时钟最好是接一下了,
不然会看到明显的过冲。

NOTE:
   此电阻需要与信号驱动端靠近布线

三,实例理论演算

    假设波长为 b , C = (3 x 10 ^8)米/秒,则有公式fb = C , f 为频率。
例如RGMII 时钟信号为50MHz,则根据上面的公式可以推导出波长b 
b = c / (50M) = 30 / 5 米= 6米
所以超过 6米x 0.1 = 60cm 时需要添加反射电阻
    由此可见,理论上应该只要不是板特别大,或者信号频率特别高,应该就不需要什么反射电阻,低频的信号基本可以不考虑。

  • 7
    点赞
  • 69
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
《信号完整性 深入理解高速数字电路设计pdf》是一本深入探讨高速数字电路设计中信号完整性的书籍。信号完整性是指在高速数字电路中,保护信号质量的能力。在高速数字电路设计中,信号的完整性是非常重要的,因为任何信号的损坏或失真都可能导致数据传输错误或电路故障。 这本书从理论和实践两个方面,全面地介绍了信号完整性的相关知识。首先,书中详细讲解了信号完整性的基本概念、原理和常见问题。例如,传输线的阻抗匹配、信号的反射和耦合干扰等。通过对这些问题的深入分析,读者可以全面了解信号完整性的重要性和影响因素。 其次,书中通过大量的实例和案例,介绍了如何在实际高速数字电路设计中解决信号完整性的问题。例如,通过加入终端电阻、调整信号线的长度和布线方式等方法,可以有效地减少信号的反射和干扰。书中还介绍了一些常用的信号完整性测试方法和工具,如时域反射系数分析仪和串扰分析仪等。 此外,书中还包括一些高级主题,如引脚布局和电源噪声等。这些主题对于深入理解高速数字电路设计和信号完整性具有重要意义。 总之,《信号完整性 深入理解高速数字电路设计pdf》是一本权威的指南,适用于任何对高速数字电路设计和信号完整性感兴趣的读者。通过学习这本书,读者可以提升自己在高速数字电路设计中的能力,保证信号的完整性,提高电路的可靠性和性能。
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值