FPGA入门（二）

学习 Quartus-II 、Platform Designer、Nios-II SBT 的基本操作；初步了解 SOPC 的开发流程，基本掌握 Nios-II 软核的定制方法；掌握 Nios-II 软件的开发流程，软件的基本调试方法。

并完成以下①流水灯显示②串口循环输出“Hello Nios-II"
1.打开Quatus，点开Tools，打开Qsys (Platform Designer)
2.创建工程
3.设计硬件
3.1添加clock

3.2添加Nios II Processor，在 Nios Core 栏中选择 Nios II/f 选项，其他保持默认选项

点击 Finish 回到 Qsys 界面将 nios2_qsys_0 重命名为 cpu，点击 ”Rename” 即可重新命名，然后将 cpu 的 clk 和 reste_n 分别与系统时钟 clk_0 的 clk 和 clk_reset 相连

3.3添加 jtag uart 接口。
在 ”Component Library” 标签栏中的查找窗口输入 jtag 找到 ”JTAG UART ”，然后点击 Add jtag-uart_0 重命名为 jtag-uart
进行 clk、reset 以及 master-slave 的连线，中断 irq 连线

Total memory size” 窗口中输入 4096，其余选项保持默认，点击 Finish。
将 onchip_memory2_0 改名为 onchip_ram

进行时钟、数据端口、指令端口的连接
3.4
Component Library” 标签栏中的查找窗口输入 pio 找到 ”PIO” 后点击Add
Width 为 8bits，Direction 选择 output，其余选项保持默认，点击
Finish。

pio_0 改名为 pio_led。并在在 Export 栏处双击，把输出口引出来，并命名为 out_led。
进行时钟、数据端口、指令端口的连接

3.5”Component Library” 标签栏中的查找窗口输入 sys 找到 ” System ID
Peripheral” 后点击 Add

进行时钟、数据端口的连接
3.6基地址分配：点击 Qsys 主界面菜单栏中的 ”System” 下的 ”Assign Base Addresses”。

3.7分配中断号：在 ”IRQ” 标签栏下点选 ”Avalon_jtag_slave” 和 IRQ 的连接点就会为 ”jtag_uart” 核添加一个值为 0 的中断号。

3.8从 ”System Contents” 标签栏双击建立好的 cpu 进入 Nios II Processor 的配置界面，配置 Reset Vector 和 Exception Vector 为 ”onchip_ram.s1”，点击 Finish。

3.9点击 Qsys 主界面菜单栏中的 ”System” 下的 ”Create Global Reset Network”。完成后会自动连接所有复位端口

3.10点选 ”Generation HDL” 标签栏中 Generate 按钮生成 Qsys 系统

3.11在 Quartus-II 中新建一个原理图，然后在该原理图(BDF)文件中添加 Qsys 生成的系统符号

3.12编译工程

3.13分配物理管脚