在实际的数字系统中往往包含大量的存储单元，而且经常要求他们在同一时刻同步动作，为达到这个目的，在每个存储单元电路上引入一个时钟脉冲（CLK）作为控制信号，只有当CLK到来时电路才被“触发”而动作，并根据输入信号改变输出状态。把这种在时钟信号触发时才能动作的存储单元电路称为触发器，以区别没有时钟信号控制的锁存器
。同步时序电路 [1] （synchronous sequential circuit）的行为可以根据其在离散的时间点上的信号信息来定义。而 [2] 异步时序电路（asynchronous sequential circuit)的行为则取决于任意时刻的输入信号以及输入信号在连续的时间内变化的顺序。
建立时间是信号D提前于触发边沿的时间。
保持时间是信号D在触发边沿到来后保持的时间。
触发器的传输延迟时间
触发器的最高时钟频率
触发器的最小脉冲宽度
扫一扫
2221
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
