RISCV 的 cache

最新推荐文章于 2024-08-04 15:19:47 发布
最新推荐文章于 2024-08-04 15:19:47 发布
阅读量3k 收藏 7
点赞数 1
分类专栏： riscv 文章标签： cache riscv
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u011011827/article/details/125387460
版权
本文探讨了RISC-V架构中不同厂家对于Cache的实现方式。基金会本身并未设立Cache维护的标准，仅提供FENCE.I指令进行Cache flush。Si-Five、平头哥和Andes分别采取了不同的实现策略：Si-Five遵循基金会标准，平头哥提供了指令和方法，而Andes则通过CCTL操作提供直接控制以操纵指令或数据Cache。这些操作分为虚拟地址（VA）和索引（IX）两种类型，允许对Cache行进行精细化管理。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

文章目录

risc-v 官方的实现

risc-v 基金会 没有 cache maintain 的标准
	只有cache flush 指令 : FENCE.I

2022-6-21 11:13:40

各种 risc-v 设计厂家 关于 cache 的实现

Si-Five的实现
Si-Five 肯定是 和 基金会 保持 一致的
平头哥的实现
提供了 指令 和 指令方法

在这里插入图片描述

andes 的实现
提供了 寄存器 和 写寄存器的方法

CCTL operations provide direct control to manipulate instruction or data caches (cache maintenance
operations). They are invoked by writing CCTL commands to the mcctlcommand CSR register. The
operations can be grouped into two main types, virtual-address (VA) based or index (IX) based, and
they are summarized in Table 49. These two addressing types affect how cache lines are specified for
CCTL operations, and how the content of mcctlbeginaddr are interpreted.

在这里插入图片描述

RISC-V CPU设计(四)---Cache的基本原理
qq_40268672的博客
04-01 2962
文章目录Cache的介绍Cache的命中和缺失Cache的组织方式直接相联映射优点缺点全相联映射优点缺点组相联Cache的更新策略写直通(write through)回写(write back)Cache分配策略读分配(read allocation)写分配(write allocation)Cache的替换策略随机替换LRUFIFOLFU Cache的介绍 在现代计算机中，CPU的计算速度往往要比主存的速度快很多，如果每次CPU都要从主存中读数据，或者每次写回数据都要写回DDR，那么整个计算机工作的速度将
RISC-V又一开源SoC-zqh_riscv
OpenFPGA的博客
03-02 997
RISC-V又一开源SoC-zqh_riscv项目地址：❝https://github.com/zhouqinghua/zqh_riscv介绍zqh_riscv是一套开源SoC开发平台，核...
从零开始写riscv处理器（八）cache进阶
weixin_45774715的博客
05-21 2433
对于两级cache，第一级cache容量较小，更关注减小命中时间，以提高工作频率或者减小流水线级数；第二级cache容量较大，更关注提高命中率，以降低长访存延迟带来的失效代价。多级cache作为一种降低失效代价的技术，它允许一级cache的失效访问去访问容量更大的二级 cache。通常，二级cache的容量会是一级cache的10倍或更大，可以处理很多一级cache中失效的访问。
从零开始写riscv处理器（七）一篇文章搞懂cache基础
weixin_45774715的博客
05-21 3545
时隔半年，终于填坑了hh…
riscv 刷dcache接口
a750197579的专栏
03-04 714
void flush(uint64_t saddr, uint64_t size, uint64_t cacheline_size) { uint64_t addr; uint64_t flush_size = 0; while(flush_size < size){ __asm__ __volatile__("cbo.flush (%0)"::"r"(saddr+flush_size)); flu
1.4 RISC-V内存
语言大湿
07-22 450
例如，一种有效的实现是尝试在最早时机读主存的所有内容，cache缓存尽可能多的指令更后续取指使用，避免取指令再次读主存。例如，指令地址空间和数据存储空间可能有重叠，也可能没有。通常，一个指令访问一个不允许访问的地址时会触发异常，空地址空间永远都不可以被访问。一个线程的内存访问行为，可能被其他线程或代理以不同顺序感受到，这种感知到内存访问顺序重拍总是受限的，因此要受到内存一致性模型约束。RISC-V平台有多个线程时，任何两个线程的地址空间可能是完全一样，或者完全不同，或者部分相同来共享一些资源。
RSIC-V Cache设计
qq_54649447的博客
08-04 537
如下图所示，我们可以将DRAM看作是硬盘/闪存的Cache，L2 Cache看作是DRAM的Cache，L1 Cache看作是L2的Cache。
RISC cpu cache管理总结
shangyaowei的专栏
12-19 1129
花了些时间,了解了一下 嵌入式中 cache的一些问题 总结一下,贴出来共享一下. 写得不好,或者有什么问题 欢迎提出. ps: 也算是原创帖子了,欢迎讨论. 不知道怎么把帖子变成原创呢? 本文以MIPS R4000系列cpu为例. 假如使用的MIPS 4KEC (MIPSr232): D cache & I cache 的结构都是4组并联的 cache, 每组为4KB
riscv cache
最新发布
03-08
### RISC-V 架构中的缓存机制与实现 ... volatile unsigned int *cache_base = (volatile unsigned int *)CACHE_BASE_ADDR; *(cache_base + (addr >> LINE_OFFSET)) = *((unsigned int*)data); } ```
RISC-V Base Cache Management Operation ISA Extensions
09-12
Cache-management operation (or CMO) instructions perform operations on copies of data in the memory hierarchy. In general, CMO instructions operate on cached copies of data, but in some cases, a CMO ...
《手把手教你设计cpu_RISC-V处理器》11章笔记
智慧的旋风的博客
09-10 1553
11章 哈佛还是比亚迪（存储器） ​ write by ChiHuiXuan 主要内容：处理器架构（蜂鸟处理器等） 介绍蜂鸟E200处理器核存储器子系统的微架构和源码分析 11.1 存储器架构 11.1.1 无缓存（cache） 缓存 缓存的一些基础知识 低功耗处理器不配备缓存的原因 无法保证实时性 由于缓存的容量是有限的，因此访问缓存存在着相当大的不确定性。一旦缓存不命中，则需要从外部的存储器中存取数据，
cache写回法 verilog实现_从零开始写RISC-V处理器【2】浅谈Verilog
weixin_39869959的博客
11-25 1060
【注】本项目作者：liangkangnan项目地址：liangkangnan/tinyriscv​gitee.com本文首发于公众号【ZYNQ】，ID：FreeZynq；整理者：WatchmanLee;【数字积木】授权发布。verilog，确切来说应该是verilog HDL(Hardware Description Language )，从它的名字就可以知道这是一种硬件描述语言。首先它是一种语言...
RISC-V CPU设计(六)---四路组相联Cache的设计
qq_40268672的博客
04-17 5179
Cache设计基本信息 本文讲述四路组相联Cache的RTL设计，其中，cache采用写回法、写分配法，替换策略采用LRU替换,下面是设计的一个基本情况： 1.Cache 共16个组(set)，每组4个cache line，每个cache line包含8个字，一个字的位宽为32bit,即4个字节。每个cache line，还会额外设置一个valid有效位，一个dirty脏位，一个tag标签位以及一个lru计数器(32bit)。 只考虑数据部分，则cache的大小为4*8*4*16=2048字节。 2.DRA
Cache Maintenance-通过set/way对cache进行clean和invalidate操作-汇编代码详解
DayDayUp
08-02 4614
对于cache清理清除操作不熟悉的同学可以先看看上面相关的基础知识。
[转]Risc-V简要概括
Golden_Chen的专栏
09-26 3527
Risc-V简要概括 1.Risc-V硬件平台术语 一个RiscV硬件平台可以包含一个或多个RiscV兼容的核心、其它非RiscV兼容的核心、固定功能的加速器、各种物理存储器结构、I/O设备以及允许这些部件相互连通的互联结构。比如下面的SiFive Freedom U540平台。就包括4个U54 RiscV RV64GC兼容核心，以及一个E51 RV64IMAC核心，DDR3...
RISCV ISS Spike
u010451780的专栏
10-19 2057
RISCV ISS Spike 介绍_cs824980820的博客-CSDN博客 RISCV ISS Spike 介绍 Spike Spike的使用 Spike项目的目录结构 其他一些文件夹的用处 riscv文件夹 processor.cc processor.h insn文件夹、指令的处理过程 内存 HTIF Spike Spike是RISC-V的一种仿真器，它可以仿真一个或多个hart 目前它支持的RISC-V指令集特性有： RV3
RISC-V架构总结1
热门推荐
无问西东的博客
03-09 2万+
国产芯片能够自主一直是大家共同的期待！但无奈起步较晚，目前的通用计算平台已经是外国企业的天下。国产自主的芯片不仅仅是在工艺上还达不到目前商用芯片的水平，最底层的CPU指令集架构上也是处处受制于ARM，Intel这样的外国企业。如果国家自己定义一套指令集架构没有太大意义，因为处理器架构必须是全球范围的一个通用架构，必须获得生态支持。国产芯片自主之路还有很长，但并不是毫无机会。RISC-V指令集架构...
OpenRisc-41-or1200的cache模块分析
Rill的专栏
07-30 5550
引言 为CPU提供足够的，稳定的指令流和数据流是计算机体系结构设计中两个永恒的话题。为了给CPU提供指令流，需要设计分支预测机构，为了给CPU提供数据流，就需要设计cache了。其实，无论是insn还是data，都需要访问存储器，所以从这个角度来说，cache需要承担更重要的角色。 本小节我们就分析一下or1200的cache部分的实现。 1，cache产生原因 还是那句话，研究一
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值