【FPGA】FPGA的输入、输出、扇出的那些琐事

最新推荐文章于 2024-06-06 16:54:17 发布
最新推荐文章于 2024-06-06 16:54:17 发布
阅读量1.1w 收藏 151
点赞数 17
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u011327754/article/details/79966212
版权
本文介绍了FPGA中输入输出缓冲器的作用，特别是IBUFGDS、IBUFDS和OBUFDS的使用场景。强调了全局时钟资源的重要性和时钟缓冲的选择，以及如何根据需求搭配使用IBUFGDS+BUFG或IBUFG+BUFG。还提到了局部时钟缓冲BUFH和BUFR，以及PLL和MMCM时钟IP核的配置选择。
摘要由CSDN通过智能技术生成

emmm，之前四天没更新，今天先补一篇，补一篇之前在新浪博客写过的一篇博文，顺序可能和以前的不一样，根据理解重新编辑和补充，也算是重新学习一下。

--------------------------------------------------------------------------------------

在FPGA输入输出的时候，很多新手可能不理解为什么要加这些原语，这个IBUFGDS什么时候加，那个IBUFDS有什么不同？等等这些问题，可能刚开始的时候有人会告诉你先这样记住，一定要在这个时候加，这里就该加这个，哪里该加那个。不能只是知其然不知其所以然。今天我在看以前的博客的时候又多了一层新的理解，下面通过前几天发的FPGA内部结构、FPGA的时钟这些一起通过原理来理解为什么要加IBUFGDS，什么时候加这些原语。

     F

最低0.47元/天 解锁文章
多喝hot水
关注
  • 17
    点赞
  • 踩
  • 151
    收藏
    觉得还不错? 一键收藏
  • 7
    评论
专栏目录
FPGA外部时钟接入
m0_51766317的博客
03-10 602
这时，综合仍然会报错：Place:1153 - A clock IOB / BUFGCTRL clock component pair have been found that are not placed at an optimal clock IOB / BUFGCTRL site pair…这样的方式可以将error改成warning，综合通过。adc_dco_bufg 为处理完成的时钟信号。adc_dco_p/n 为输入的差分信号。
FPGA扇出问题
06-02
FPGA扇出问题，很好地学习资料，你值得一看！
初学FPGA的踩过的坑与一点心得
最新发布
weixin_44128146的博客
06-06 449
1. 写完代码，Analysis&Synthesis完成之后，Compile之前，一定要记得Pin Planner。不然没有输入输出。 2.改module 的input output 的名字，或者增减之后，也要查查Pin Planner 是否更新。 3. 两种写法都可以。就目前我的水平来看，写在一个always里的更节省资源。 ps：可以一个always里写多个赋值语句，但不能一个变量在...
FPGA 扇出理解
weixin_43222122的博客
11-17 5560
1.原意： The number of circuits that can be fed input signals from an output device. 扇出，输出可从输出设备输入信号的电路的数量 。 扇出（fan-out）是定义单个逻辑门能够驱动的数字信号输入最大量的术语。大多数TTL逻辑门能够为10个其他数字门或驱动器提供信号。因而，一个典型的TTL逻辑门有10个扇出信号。 　　在一...
FPGA 扇入扇出
热门推荐
zmq5411的专栏
07-23 1万+
最近在学习有关FPGA方面的知识，在看一些FPGA的datasheet时，看到fan-out和fan-in这样的字眼，乍一看还真不知所云，继续往下看还是云里雾里，于是用Google在线翻译了一下，上面赫然是扇入扇出，不用想，电子设计方面怎么会有这么俗的词，还“扇”呢。刚开始不以为然，后来在求知欲的驱使下，就以扇入扇出为关键字在网上开始艰难搜寻。别说这一找，还真找到不少资料呢，看了网上那些大侠们的解
关于 FPGA 内部信号扇入扇出
weixin_30457881的博客
05-05 517
转自https://www.cnblogs.com/dxs959229640/p/3870189.html 关于 FPGA 内部信号扇入扇出 扇入、扇出系数 扇入系数是指门电路允许的输入端数目。一般门电路的扇入系数为1—5，最多不超过8。扇出系数是指一个门的输出端所驱动同类型门的个数，或称负载能力。一般门电路的扇出系数为8，驱动器的扇出系数可达25。扇出系数体现了门电路的负载能...
FPGA优化之高扇出
行舟人的博客
11-01 777
FPGA优化之高扇出
pythoncom.pumpmessages()_Pythoncom错误空闲（PumpMessage）
weixin_42118160的博客
12-24 396
正在尝试运行此脚本：import pythoncom, pyHookdef OnMouseEvent(event):# called when mouse events are receivedprint 'MessageName:',event.MessageNameprint 'Message:',event.Messageprint 'Time:',event.Timeprint 'Wind...
如何解决FPGA 高扇出（ high fanout）问题
FPGA自习室的博客
05-05 5751
支持原著，转自：https://blog.csdn.net/shshine/article/details/52451997 Fanout，即扇出，指模块直接调用的下级模块的个数，如果这个数值过大的话，在FPGA直接表现为net delay较大，不利于时序收敛。因此，在写代码时应尽量避免高扇出的情况。但是，在某些特殊情况下，受到整体结构设计的需要或者无法修改代码的限制，则需要通过其它优化手段解决高
FPGA高扇出优化技巧.txt
06-20
FPGA时序分析中遇到高扇出如何优化
FPGA时钟的相关总结
zhangningning1996的博客
04-28 3494
Xilinx FPGA的时钟总结Xilinx 7系列FPGA专用时钟引脚标志 本篇博客，博主将总结FPGA时钟方面的问题。以前碰到过一些时钟的问题，但是由于没记录也就都忘记了，所以这篇文章将用来记录FPGA中时钟的问题。这篇文章属于持续更新的系列，将总结接下来时钟的注意点。 FPGA时序问题主要就是体现在时钟上面，虽然可以设置IO Delay，但是我还是喜欢使用PLL来调节相位。该方法虽然不好，但...
vivado路径最大时钟约束_关键路径上的高扇出如何处理
weixin_42102713的博客
01-05 4184
上期内容：如何优化RAM高扇出net带来的后果是占用了大量的布线资源，尤其是全局复位或全局使能信号，最终很有可能导致布线拥塞，恶化时序，甚至出现布线冲突(Routing Conflict)而无法完成布线。UFDM设计方法学要求在设计早起发现存在的问题并尽快解决，因为在设计初期发现的问题解决起来相对容易一些。对于扇出，首先要在综合之后就开始分析，打开综合后的设计用Tcl命令report_h...
FPGA设计-如何处理逻辑设计中的时钟域
XY_Chang的博客
12-09 1171
关于夸时钟域问题的整理
【FPGA知识点】FPGA的输入输出列表
zhaogoudan的博客
12-14 4822
FPGA的输入输出FPGA的输入输出关于输入输出理解 FPGA的输入输出 FPGA里面的输入输出都是以FPGA的芯片为第一人称来讲的。通俗讲就是芯片内部往外输出信号就是output，外面的信号往芯片内部输入就是input。 举个例子，你的主时钟50MHZ，是在芯片外面的晶振把信号输入进来，所以clk就是input。外围的ic器件的分析都是一样的。需要LED灯点亮，就需要从芯片内部向外部的LED灯发送控制信号，所以led就是output。 关于输入输出 Verilog HDL语言中端口有3种传输方向：inpu
差分时钟输入到IBUGDS遇到的问题
tanfuz的博客
05-28 254
好像是引脚R8不能作为IBUGDS时钟引脚。 原理图上的时钟适用于MGT的，MGT是高速串行收发器模块的简称，不能作为全局时钟树的输入时钟
FPGA学习笔记（四）FPGA概要
oyzy_Sean的篝火
12-05 2097
一、FPGA组成要素 FPGA主要由三部分组成：实现逻辑电路的逻辑要素（逻辑块，Logical Block，LB）、与外部进行信号的输入/输出的要素（I/O块，Input/Output Block，IOB）以及连接前两部分的布线要素[布线通道（Routing Channel）、开关块（Switch Block，SB）、连接块（Connection Block，CB）]。另外实际上FPGA还会有其他...
FPGA模块例化以及输入输出端口定义
摸鱼宗宗主的博客
06-04 5818
端口连接规则 将一个端口看成由相互链接的两个部分组成，一部分位于模块内部，另一部分位于模块外部。当在一个模块中调用（实例引用）另一个模块时，端口之间的连接必须遵守一些规则。 1、输入端口：从模块内部来讲，输入端口必须为线网数据类型，从模块外部来看，输入端口可以连接到线网或者reg数据类型的变量。 2、 输出端口：从模块内部来讲，输出端口可以是线网或者reg数据类型，从模块外部来看，输出必须连接到线网类型的变量（显式，隐式），而不能连接到reg类型的变量。 3、输入/输出端口（必须为wire） 从模块内部来讲
CADENCE16.6 FPGA扇出
08-01
在CADENCE16.6中，进行FPGA扇出的操作可以通过以下步骤完成。首先，根据需要将FPGA芯片分成几个块来绘制元件。这可以通过选择"New part Properties"，然后在"pars—part Package"中设置数字来实现，数字表示将FPGA芯片分成的部分数量。[1]接下来，使用软件LP Wizard 10.5进行绘制，并导出以下文件：.psm、.pad、.dra（对于稍复杂的元件可能会有多个pad文件）。将这些文件导入到库路径中，就可以在CADENCE16.6中直接使用了。[2]在进行FPGA扇出时，还可以参考相关的PCB设计培训视频和原创文章，这些资源主要基于Cadence Allegro PCB Design GXL和OrCAD Capture CIS，版本号16.6，涵盖了从原理图设计到出网表以及PCB设计的全流程，包括FPC封装设计、BGA扇出、区域规则设置等内容。[3]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值