![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字IC
文章平均质量分 51
郎爱上羊
这个作者很懒,什么都没留下…
展开
-
学习SOC--RTL代码编写指南
1、模块RTL代码编写前都必须准备设计说明书。一般来说,设计说明书主要描述一下内容: 1.1、模块功能简要介绍 1.2、模块接口信号以及系统框图 1.3、模块寄存器地址及功能描述 1.4、时钟信号连接(Multicycle Path/False Path/Negedge Clock/Generated Clock) 1.5、复位信号连接(Gated Reset/Soft Reset) 1.6、模块挂载总线--ARM公司的AMBA和AXI总线,...原创 2021-11-09 17:24:59 · 4642 阅读 · 0 评论 -
学习SOC《一》SOC设计与EDA工具
动态验证:动态验证也叫仿真,是指从电路的描述提取模型,然后将外部激励信号或者数据施加与此模型,通过观察模型在外部激励信号作用下的实时响应来判断该电路是否实现预期功能。动态验证工具,如电路仿真工具SPICE,TimeMill、NanoSim,以及逻辑仿真工具VCS、Verilog-XL,NC Verilog、Modelsim等。静态验证:某些电路设计移植,一般不需要对新电路进行仿真,而直接通过EDA工具来分析该电路的功能是否与原电路一致。等效性检查(equivalence check)是目前形式验证的主流原创 2021-11-09 09:12:40 · 731 阅读 · 0 评论 -
学习数字电路-时序约束
本文转载IC_learner - 博客园数字IC之路-SDC篇(一):基本的时序路径约束_u012675910的博客-CSDN博客_sdc约束 RTL代码描述了电路的时序逻辑和组合逻辑,即RTL代码体现了电路的寄存器结构和数目、电路的拓扑结构、寄存器之间的组合逻辑功能以及寄存器与I/O端口之间的组合逻辑功能。但代码中并不包括电路的时间(路径的延时)和电路面积(门数)。综合工具现在不能很好地支持异步电路,甚至不支持异步电路,因此时序路径的约束主要是针对同步电路的,关于异步的电路的约束,后...转载 2021-11-03 17:59:16 · 5674 阅读 · 0 评论 -
学习数字电路低功耗
大佬写得非常详细:基于design compiler中power compiler的低功耗设计方法 - 知乎为了防止再次大意看错,记录下。锁存器门控时钟在时钟CLK为低电平,EN输出到锁存器Q(非D触发器,电平触发。一个D触发器由两个锁存器组成),CLK为高电平,Q端保持。...转载 2021-11-02 17:30:58 · 211 阅读 · 0 评论