D触发器中PRN、CLRN区别以及复位电平选择

最新推荐文章于 2025-03-23 16:56:33 发布
最新推荐文章于 2025-03-23 16:56:33 发布
阅读量1.7w 收藏 15
点赞数 10
分类专栏： FPGA基础 文章标签： 单片机 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u011393762/article/details/112523250
版权
本文介绍了D触发器中PRN和CLRN的区别，PRN用于异步置位使输出Q立即更新为输入D，而CLRN是异步复位，将输出Q置为低电平。复位电平的选择与FPGA芯片内部结构相关，如Xilinx的A7触发器复位端R是高电平有效，适合高电平复位，而Altera的触发器如A10和cycloneIV GX则适合低电平复位。建议根据器件内部触发器特性选择合适的复位电平，并通过EDA工具进行验证。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

  1. D触发器中PRN、CLRN区别
    在Quartus II当中查看RTL视图会有PRN和CLRN(CLR)两个引脚的区别

PRN是异步置位，可以将输出Q置为输入D（输出Q立马变成输入D）
在这里插入图片描述
在这里插入图片描述

CLRN(CLR)是异步复位，将输出Q置地。
在这里插入图片描述
在这里插入图片描述
2. 复位电平的选择
复位电平，实际上是跟FPGA芯片内部的触发器结构有关。下图是xilinx和altera综合得到的视图：
在这里插入图片描述
上图看到xilinx（A7）触发器复位端R是高电平有效，比较适合高电平复位。假如RTL代码采用了低电平有效的复位模式，综合器将在复位信号驱动寄存器SR控制端之前的插入一个反相器（interver）。你必须使用一个查找表（look up

最低0.47元/天 解锁文章
序列信号发生器，之D触发器异步复位和异步置位
weixin_43902584的博客
12-17 9993
本来只想做一下序列信号发生器的手撕代码，但是综合之后看了一下生成的原理图，觉得无法理解，就研究了一下。 序列信号发生器很简单，我用移位实现的，代码如下 module xuliexinhao( input sys_clk, //时钟 input sys_rst_n, //复位，低有效 input [9:0] in, //待输出序列 output reg out //输出 ); reg [9:0] data; alw...
MAXPLUS教程 - 第1章 硬件描述语言VHDL
lu_pengchip的博客
02-17 1845
第1章 硬件描述语言VHDL 数字系统设计分为硬件设计和软件设计, 但是随着计算机技术、超大规模集成电路（CPLD、FPGA）的发展和硬件描述语言（HDL, Hardware Description Language）的出现，软、硬件设计之间的界限被打破，数字系统的硬件设计可以完全用软件来实现，只要掌握了HDL语言就可以设计出各种各样的数字逻辑电路。 1.1 老的硬件设计方法 老的硬件设计方法...
QuartusⅡ中的D触发器（dff）中，prn和clrn引脚的区别
Sunnyztg的博客
03-21 5828
计组课设层次化设计方法，8位寄存器和8位移位寄存器的设计中D触发器的详细用法。
硬件描述语言 第4章 D触发器
最新发布
zhanggeng0101的博客
03-23 1562
本文介绍D触发器的基础内容。本文介绍D触发器相关内容，是我们对D触发器有更多了解。
quartus ii中的dff元件（D触发器）中，prn和clrn引脚的含义
deniece1的博客
11-14 3万+
首先： PRN是异步置位，可以将输出Q置为输入D，CLRN是异步复位，将输出Q置低 问：那PRN与CLK的作用不是一样了？ 追答 不一样啊，PRN是异步控制端优先级比CLK高，CLK是寄存器的时钟。 dff真值表(优先级：clrn>prn>clk) 一、当Clrn=0时（不管Prn和clk是什么），Q=0 二、当Clrn=1时，异步复位信号clear无效（因为clrn是低电平有效） ...
quartus ii中的dff元件（D触发器）prn引脚的含义
weixin_42561940的博客
10-10 6268
在使用Quartus仿真DFF时发现它有一个PRN引脚，上网查了一下它的含义，虽然是一个比较基础的问题，但是我在搜索的过程中，发现了百度知道和一篇以此回答为参考的CSDN文章，文章中仿真波形和它的文字解释不能匹配。 得出的结论为： 1、PRN为异步置位端，功能为将q置1，低电平有效。 即PRN=0，Q=1,直至下一个CLK上升沿到来时（且PRN=1,CLRN=1），Q=D。 2、优先级： CLRN>PRN>CLK 仿真波形图如下： 如图，第二个上升沿到来时，clrn=1，d=0，prn=0，
使用D触发器完成带有异步清零clrn和同步使能wen的8位寄存器
筱羊冰冰
12-17 8963
要求： 看到这个题，首先我们应该先考虑D触发器的实现： `timescale 1ns / 1ps module dffe( input clk, input clrn,wen, input d, output reg q ); always@(posedge clk or negedge clrn) //因为是异步清零，也需要加到always中 begin if(clrn == 1'b0) //如
Quartus-II实现D触发器的三种方式
xwmrcj的博客
03-30 7470
文章目录一、D触发器简介二、在 Quartus-II 中自己用门电路设计一个D触发器三、在 Quartus-II 中直接调用一个D触发器电路四、在 Quartus-II用Verilog语言写一个D触发器五、参考???? 一、D触发器简介 D触发器是一种最简单的触发器，在触发边沿到来时，将输入端的值存入其中，并且这个值与当前存储的值无关。在两个有效的脉冲边沿之间，D的跳转不会影响触发器存储的值，但是在脉冲边沿到来之前，输入端D必须有足够的建立时间，保证信号稳定。 D：输入信号 CLK：时钟信号 SET
verilog中同步复位，异步复位，同步释放优缺点以及PLL配置复位设计
sinat_41653350的博客
04-08 2670
异步复位： 它是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位。 always@(posedge clk or negedge Rst_n) begin if(!Rst_n) … end 异步复位实例： 综合后查看RTL视角，可以看出寄存器都会有一个异步清零端(CLRN)，在异步复位的设计中，这个端口一般接低电平有效的复位信号rst_n，即使设计中的是高电平，实际综合后也会把异步复位信...
quartus 有置位复位的D触发器
01-08
在 Quartus 中设计带有置位复位(SR) 功能的 D 触发器电路涉及多个方面，包括理解同步与异步控制信号以及具体的实现方法。 对于带有同步复位(R) 的 D 触发器，在 Quartus 中可以通过 VHDL 或 Verilog 描述逻辑来实现...
FPGA设计之复位设计
Arist.
04-01 1514
1、异步复位信号亚稳态的原因： 复位结束也就是释放的时刻恰在时钟上升沿的建立时间和保持时间之间时无法决定现在的复位状态是1还是0，造成亚稳态。 下面是具体解释： 在带有复位端的D触发器中，当reset信号“复位”有效时，它可以直接驱动最后一级的与非门，令Q端“异步”置位为“1”or“0”。这就是异步复位。当这个复位信号release时，Q的输出由前一级的内部输出决定。 然而，由于复位信号不仅直接作...
数字逻辑芯片功能
lxhyfj的博客
12-05 3827
74hc273 74ls74 clk为钟控信号cp输入端，clr为清零端以上两个芯片是d触发器，d触发器功能见下图cp信号的上升沿触发，每来一个上升沿将d的值给q 74ls48 这个芯片功能为四位8421BCD码转为7位晶体管码，下面例如0001将转为1，记得将右边的a-g接到晶体管显示器上 74ls147该芯片功能是十位的优先编码器，下图是八位的优先编码，和上面芯片功能一样，大概看看 注意这里输入和输出都是低电位有效看下图，当我同时选择6和8通道时输出为0111，取反为1000，转为十进制为8 74ls
数字逻辑：寄存器与计数器
LI_XIAO_XING的博客
11-04 5405
寄存器是什么？： 先讲讲基本寄存器： 不出所料，寄存器是用触发器做出来的，拿其中的一个输出当存储就可以了。这里使用了带有带有异步清0端的D.(CLRN就是清零的。注意到那个非了吗？低电平有效) Clrn=0,当然是清零了。记住了，异步的输入端是不用看clk和ce的脸色的，想清零就清零。想要保持的话，就不能清零（Clrn=1），还不能受外界干扰，Lord（也就是CE）还得是0，把触发器锁住不许你改。想要改的话，CE=1（也就是Lord），ClrN=1（别给我清零了）加上时钟就可以了。En是控制最上.
带有时钟使能和同步清零的D触发器
qq_33300585的博客
04-19 2878
带有时钟使能和同步清零的D触发器
触发器基础知识（下）
RL2698853114的博客
07-22 3万+
​ 一、D触发器 1.D触发器的电路组成和逻辑功能 （1）电路结构和图形符号 如图所示： 在同步RS触发器的基础上，把与非门G3的输出接到与非门G4的输入R，使R=，从而避免了==0的情况。并将与非门G3的S端改为D输入端，即为D触发器。 （2）逻辑功能 D触发器只有一个输入端，消除了输出的不定状态。D触发器具有置0、置1的逻辑功能，如图所示： 由图可知， 在CP=0期间： 与非门G3、G4被CP端的低电平关闭，使输入信号不起作用，==1，基本RS触发器保持原来状态不变。 在CP=1..
quartus II9.0 使用D触发器制作一个8进制计数器
2301_80137484的博客
06-08 3011
使用D触发器和27MHz分频为1Hz后，制作一个8进制计数器
D 触发器
aningxiaoxixi的博客
01-12 1260
（D Flip-Flop）是数字电路中的一种基本组件，主要用于存储一位二进制信息。它有一个数据输入端（D），一个时钟输入端（CLK），以及通常有两个互补的输出端（Q和Q’）。在时钟信号的上升沿或下降沿（取决于设计），D触发器会将输入的数据捕获并传递到输出端，直到下一个时钟脉冲到来。
触发器详解——（一）D触发器
热门推荐
qq_41844618的博客
02-16 26万+
触发器是时序逻辑电路的基本单元，用来存储1位2进制信息，具有记忆和存储功能，其信息由双稳态电路来保存。触发器位脉冲边缘敏感器间，分为上升沿敏感和下降沿敏感。触发器的种类很多，由D触发器，J-K触发器，T触发器等。并且根据运用场景的不同，触发器还会有置位，复位，使能和选择等功能。 1、D触发器 ...
C语言怎么保留n位小数并且四舍五入（附带两种简单方法）
deniece1的博客
09-14 6万+
网上的方法： 很简单，假如你有一个float型变量a，其值为1.23456，而你只想保留三位小数，也就是希望得到1.235，只需要令： a = (int)(1000.0 * a + 0.5) / 1000.0 即可。如果要保留四位小数，就把1000都换成10000，依次类推。 （以上来源：https://zhidao.baidu.com/question/22834864.html） 其实，用C语...
quartus中dff触发器prn引脚和clrn引脚分别是什么作用
05-30
在Quartus中，D触发器（D Flip-Flop）通常实现为带有异步置位（PRN）和异步清零（CLRn）功能的触发器。PRN和CLRn引脚分别是异步置位和异步清零输入引脚，它们的作用如下： 1. PRN引脚（Preset pin）：PRN引脚是D触发器的异步置位输入引脚，当PRN引脚为高电平时，D触发器的输出Q被强制置为高电平状态，无论时钟输入CLK的状态如何。PRN引脚的作用是在特定条件下对D触发器的输出进行强制置位，使其保持在高电平状态。 2. CLRn引脚（Clear pin）：CLRn引脚是D触发器的异步清零输入引脚，当CLRn引脚为低电平时，D触发器的输出Q被强制清零，无论时钟输入CLK的状态如何。CLRn引脚的作用是在特定条件下对D触发器的输出进行强制清零，使其保持在低电平状态。 需要注意的是，PRN和CLRn引脚是异步输入引脚，与时钟输入CLK引脚独立。它们的作用是在时钟输入CLK的状态发生变化之前，对D触发器的输出状态进行强制改变，因此应该谨慎使用，避免在时序上出现问题。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值