AXI总线是一种高性能、高带宽、低延迟的片内总线,AXI协议描述了主从设备数据传输的方式。主设备和从设备通过握手信号建立连接(VALID和READY),握手信号包括主机发送的VALID信号,表示数据有效,从机发送的READY信号,表示从机准备好了接收数据。当VALID和READY都有效的时候传输开始。
AXI总线分为五个通道:
1. 写地址通道,包含AWVALID,AWADDR, AWREADY信号;
2. 写数据通道,包含WVALID, WDATA,WSTRB, WREADY信号;
3. 读地址通道,包含ARVALID, ARADDR, ARREADY信号;
4. 读数据通道,包含RVALID, RDATA, RREADY, RRESP信号;
5. 写应答通道,包含BVALID, BRESP, BREADY信号;
额外还有系统通道,包含:ACLK,ARESETN信号;
1. write data channel是一种从master到slave的传输,在一个写操作中,返回一个整体的response。
写操作顺序为主与从进行写地址通道握手并传输地址内容,然后在写数据通道握手并传输所读内容,最后再写回应通道握手,并传输写回应数据,时钟上升沿有效。如下图所示:
2. 突发式写时序图如下:
这一过程的开始时,主机发送地址和控制信息到写地址通道中,然后主机发送每一个写数据到写数据通道中。当主机发送最后一个数据时,WLAST信号就变为高。当设备接收完所有数据之后他将一个写响应发送回主机来表明写事务完成。
3. 突发式读的时序图如下:
读操作顺序为主与从进行读地址通道握手并传输地址内容,然后在读数据通道握手并传输所读内容以及读取操作的回应,时钟上升沿有效。如图所示:
当地址出现在地址总线后,传输的数据将出现在读数据通道上。设备保持VALID为低直到读数据有效。为了表明一次突发式读写的完成,设备用RLAST信号来表示最后一个被传输的数据
4. 还可以进行重叠突发式读,连续的发送读地址,时序图如下:
5. 下面对具体的5组信号具体说明
1、全局信号
信号 | 源 | 描述 |
ACLK | Clock source | 全局时钟信号 |
ARESETn | Reset source | 全局复位信号,低电平有效 |
2、写地址通道信号
信号 | 源 | 描述 |
AWID[3:0] | 主机 | 写地址ID,这个信号是写地址信号组的ID tag。 |
AWADDR[31:0] | 主机 | 写地址。 |
AWLEN[3:0] | 主机 | 突发式写的长度。此长度决定突发式写所传输的数据的个数。 |
AWSIZE[2:0] | 主机 | 突发式写的大小。 |
AWBURST[1:0] | 主机 | 突发式写的类型。 |
AWLOCK[1:0] | 主机 | 锁类型。 |
AWCACHE[3:0] | 主机 | Cache类型。这信号指明事务的bufferable、cacheable、write-through、write-back、allocate attributes信息。 |
AWPROT[2:0] | 主机 | 保护类型。 |
AWVALID | 主机 | 写地址有效。 1 = 地址和控制信息有效 0 = 地址和控制信息无效 这个信号会一直保持,直到AWREADY变为高。 |
AWREADY | 设备 | 写地址准备好。这个信号用来指明设备已经准备好接受地址和控制信息了。 1 = 设备准备好 0 = 设备没准备好 |
3、写数据通道信号
信号 | 源 | 描述 |
WID[3:0] | 主机 | 写ID tag,WID的值必须与AWID的值匹配 |
WDATA[31:0] | 主机 | 写的数据。 |
WSTRB[3:0] | 主机 | 写阀门。每一位对应一个字节,WSTRB[n]标示的区间为WDATA[(8*n)+7:(8*n)]
|
WLAST | 主机 | 写的最后一个数据。 |
WVALID | 主机 | 写有效 1 = 写数据和阀门有效 0 = 写数据和阀门无效 |
WREADY | 设备 | 写就绪。指明设备已经准备好接受数据了 1 = 设备就绪 0 = 设备未就绪 |
4、写响应通道信号
信号 | 源 | 描述 |
BID[3:0] | 设备 | 响应ID , 这个数值必须与AWID的数值匹配。 |
BRESP[1:0] | 设备 | 写响应。这个信号指明写事务的状态。可能有的响应:OKAY、EXOKAY、SLVERR、DECERR。 |
BVALID | 设备 | 写响应有效。 1 = 写响应有效 0 = 写响应无效 |
BREADY | 主机 | 接受响应就绪。该信号表示主机已经能够接受响应信息。 1 = 主机就绪 0 = 主机未就绪 |
5、读地址通道信号
信号 | 源 | 描述 |
ARID[3:0] | 主机 | 读地址ID。 |
ARADDR[31:0] | 主机 | 读地址。 |
ARLEN[3:0] | 主机 | 突发式读长度。 |
ARSIZE[2:0] | 主机 | 突发式读大小。 |
ARBURST[1:0] | 主机 | 突发式读类型。 |
ARLOCK[1:0] | 主机 | 锁类型。 |
ARCACHE[3:0] | 主机 | Cache类型。 |
ARPROT[2:0] | 主机 | 保护类型。 |
ARVALID | 主机 | 读地址有效。信号一直保持,直到ARREADY为高。 1 = 地址和控制信息有效 0 = 地址和控制信息无效 |
ARREADY | 设备 | 读地址就绪。指明设备已经准备好接受数据了。 1 = 设备就绪 0 = 设备未就绪 |
6、读数据通道信号
信号 | 源 | 描述 |
RID[3:0] | 设备 | 读ID tag。RID的数值必须与ARID的数值匹配。 |
RDATA[31:0] | 设备 | 读数据。 |
RRESP[1:0] | 设备 | 读响应。这个信号指明读传输的状态:OKAY、EXOKAY、SLVERR、DECERR。 |
RLAST | 设备 | 读事务传送的最后一个数据。 |
RVALID | 设备 | 读数据有效。 1 = 读数据有效。 0 = 读数据无效。 |
RREADY | 主机 | 读数据就绪。 1 = 主机就绪 0 = 主机未就绪 |
7、低功耗接口信号
信号 | 源 | 描述 |
CSYSREQ | CLOCK controller | 系统低功耗请求。此信号来自系统时钟控制器,使外围设备进入低功耗状态。 |
CSYSACK | 外围设备 | 低功耗请求应答。 |
CACTIVE | 外围设备 | Clock active 1 = 外围设备时钟请求 0 = 外围设备时钟无请求 |