添加AXI主IP（AXI4 Lite和AXI4）示例

于 2024-05-27 21:09:09 发布
阅读量610 收藏 8
点赞数 14
文章标签： vivado fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cckkppll/article/details/139247932
版权

添加AXI主IP（AXI4 Lite和AXI4）示例
将等效IP添加到框图中。以下是AXI Central的示例步骤
直接存储器存取（CDMA）：
1.右键单击方框图中的任意位置，然后选择“添加IP”。
2.搜索并双击AXI Central Direct Memory Access。
IP上的AXI主机（SG引擎和AXI4数据主机）仅在此连接
部分
3.双击实例（axi_cdma_0）以配置IP。
4.打开MHS并尽可能紧密地匹配设置；参数可能是
添加、修改或删除。
5.单击“确定”。
注：参数验证在验证XPS和IP之间的参数一节中进行了讨论
在基于Zynq平台处理器的设计中AXI主设备和从设备的积分器设计。
6.在MHS的AXI主实例部分（AXI_cdma_0实例）中，找到
BUS_INTERFACE M_AXI=AXI_INTERCONNECT_HP0_SLAVE线。
注意：M_AXI的名称可能略有不同。
7.基于该线上等式的右侧（BUS_INTERFACE M_AXI=
AXI_INTERCONNECT_HP0_SLAVE，在这种情况下，AXI_INTERCONNECT_HP0_SLAVE）执行
搜索并追溯到processingsystem7实例。
例如，BUS_INTERFACE S_AXI_HP0=AXI_INTERCONNECT_HP0_SLAVE。
该AXI主接口连接到S_AXI_HP0接口。
Zynq 7000设备的AXI主接口连接到S_ AXI_，
S_AXI_GP1、S_AXI_HP0、S_axy_HP1、S_maxi_HP2、S_AXI_HP3、S_ax_ACP，
取决于MHS中的连接。

8.如果Zynq设备AXI从接口没有关联的AXI互连（用于
首次在此接口上运行Connection Automation的示例），运行Connection
Zynq 7000设备AXI从机接口自动化。
对于本例，AXI从接口为：/producting_system_7_0/S_AXI_HP0。
AXI主机/AXI_cdma_0/M_AXI或/AXI_cdma_0/M_AAXI_SG显示在运行中
“连接自动化”对话框。
9.选择/axi_cdma_0/M_axi。
10.单击“确定”。
11.如果Zynq设备AXI Slave接口确实包含AXI Interconnect实例，请运行
AXI主接口上的连接自动化（例如/AXI_cdma_0/
M_AXI_SG）。
12.选择/producting_system7_0/S_AXI_HP0。
13.单击“确定”。
Connection Automation为创建或修改axi_mem_intercon实例
AXI互连。
对于其他时钟和复位，以及其他内部或外部信号
连接与XPS设计中使用的方法类似。
14.如果可能，请在外部接口上使用Run Connection Automation。
连接中断
重要！对于每个需要中断支持的IP：确保通过
IP GUI中的参数。
1.右键单击方框图中的任意位置，然后选择“添加IP”。
2.搜索并双击Concat以添加IP。
3.双击xlconcat_0实例。
4.修改端口数量，使其与设计中的中断数量相匹配。
5.单击“确定”。
6.将xlconcat_0实例上的dout[1:0]连接到
processing_system7_0实例。
7.将中断从IP连接到xlconcat_0 InX输入端口。例如
axi_gpio_0实例上的ip2intc_irpt到xlconcat_0上的In0[0:0]端口。
使用此方法连接设计中的每个中断。
提示：In0[0:0]端口是最低的中断优先级，在MHS中是最左边的信号
连接到processing_system_7实例的端口IRQ_F2P是最低中断
优先事项

自定义地址以匹配XPS设计
有必要为设计匹配地址，因为design Automation设置了地址
和地址大小。这确保了与现有软件的兼容性。
1.在文本编辑器中打开MHS文件，然后在块设计中选择“地址编辑器”。
2.对于MHS中的每个AXI从机，获得PARAMETER C_BASEADDR和PARAMETER
C_HIGHADDR。
a.在下的AXI从设备的偏移地址字段中输入C_BASEADDR值
processing_system7_0/数据。
b.确保C_HIGHADDR与AXI从设备的高地址列相匹配。
如果不匹配，请调整AXI从设备的“范围”列，使其与
C_HIGHADDR与Zynq 7000设备AXI主接口（M_AXI_GP0/
M_AXI_GP1）。地址空间介于0x40000000到0x7FFFFFFF之间，并且
0x80000000到0xBFFFFFFF。
注：对于Zynq 7000设备AXI从机接口，地址范围自动设置在
0x00000000和0x3FFFFF。
策略
默认情况下，“互连优化策略”设置为“自定义”。这使您可以在每个主接口和从接口上添加寄存器切片数据FIFO。但是，启用了完全的横杆支持
（主设备与所有从属设备有直接连接）。AXI主发行设置为2，AXI从发行
acceptance被设置为4。
重要！如果XPS设计包括稀疏纵横制支持（某些主机访问的子集
slave），请注意此功能在IP integrator中不可用。每个主节点都连接到所有从属节点。
如果设计的一部分仅连接AXI4 Lite从机，则使用最小化区域策略
外围设备。
这使得AXI互连处于共享接入模式（主设备共享到从设备的连接），
这减少了AXI互连的系统资源，并将AXI主发布设置为1
AXI从机接受为1。将此选项与一起使用
processing_system7__axi_periph或processing_systemon__axi_preriph_1
例子
重要！如果高速AXI从设备（如AXI-MIG或AXI块RAM）连接到AXI
互连实例，将策略留在Custom。

将“最大化性能”策略用于设计的高性能部分。这增加了
每个主设备512个深度FIFO，并将AXI主设备发布设置为4和AXI从设备
接受4。将axi_mem_intercon实例保留为Custom，除非所有axi Masters
需要分组AXI数据FIFO。以下小节将对此进行讨论。

cckkppll
关注
  • 14
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
【ZYNQ-7000开发之七】AXI CDMA特点以及在PS端使用的步骤_理论部分 未完待续
RZJMPB的博客
12-22 1万+
本编文章是AXI Central Direct Memory Access v4.1的阅读笔记简介:AXI CDMA 拥有AXI4的全功能，为嵌入式系统提供了高性能的片上互联 。
Xilinx FPGA嵌入式开发（四）- XPS General Purpose IO模块
seadoncas的专栏
06-13 1598
端口说明：外部IO信号连接到GPIO_IO上即可，其余端口无需连接。 参数说明：C_BASEADDR和C_HIGHADDR必须覆盖模块所需要的地址空间，最小空间为0XFF，如果使用中断，即C_INTERRUPT_PRESENT被设置，则地址空间最小为0x1FF。C_IS_DUAL被设置，则使能通道2。C_DOUT_DEFAULT为系统复位后C_TRI_DEFAULT为系统复位后GPIO_TRI寄
Zynq学习笔记--AXI 总线概述
最新发布
hi94的博客
04-13 964
AXI总线简介，并通过ILA观察AXI总线的实际信号。
Zynq AXI地址空间分配
weixin_44877786的博客
02-14 5228
1、地址映射 图1 Zynq地址映射 当PS作为从机时，地址分配在0010_0000~3FFFFFFF;当PS作为主机使用M_AXI_GP0时，地址分配在4000_0000~7FFFFFFF;当PS作为主机使用M_AXI_GP1时，地址分配在8000_0000~BFFFFFFF。 2、例：PS作为主机调用M_AXI_GP0的地址分配 3、例：PS作为主机调用AXI_GPIO的地址分配 ...
ZYNQ（一）AXI协议
weixin_44281319的博客
01-21 528
AXI通讯协议学习AXI原理 AXI原理
ZYNQ-嵌入式系统开发学习笔记-概况篇
伊丽莎白的学习之路
09-13 575
AXI-DMA：实现从 PS 内存到 PL 高速传输高速通道 AXI-HPAXI-Stream 的转换AXI-FIFO-MM2S：实现从 PS 内存到 PL 通用传输通道 AXI-GPAXI-Stream 的转换AXI-Datamover：实现从 PS 内存到 PL 高速传输高速通道 AXI-HPAXI-Stream 的转换，只不过这次是完全由 PL 控制的，PS 是完全被动的。
AXI4：AXI4完整，精简版和AxiStream验证组件。 AXI4接口主机，响应器和内存验证组件。 AxiStream发送器和接收器验证组件
03-04
AXI4验证组件库 ... 包含由Axi4，Axi4Lite和AxiStream共享的软件包。 Axi4LiteInterfacePkg.vhd 定义Axi4Lite接口记录 Axi4InterfacePkg.vhd 定义Axi4全接口记录 Axi4CommonPkg.vhd 由Axi4，Axi4L
AXI-vip 中文详解
09-21
* 支持AXI4读/写、AXI4接口类别、AXI4服务质量、AXI4区域、AXI4 AWCACHE和ARCACHE属性、AXI4-Lite、AXI4更长的突发、AXI4用户信号等协议功能。 * 支持默认的功能覆盖率、基本协议检查、调试端口、延迟和超时控制、...
axi_custom_ip_tb:axi lite 自定义 IP 的测试平台
07-06
用于 axi 4 lite 自定义从站 IP 的测试平台。 我正在阅读“Zynq Book”教程。 其中之一展示了如何创建自定义 hdl 外设驱动 LED，以及如何通过 axi lite 将其连接到 Zynq PS。 该教程被称为“led_controller_1.0”...
MicroBlaze AXI-UARTLIE Demo
02-12
基于Xilinx ISE的AXI UARTLITE使用示例。 https://blog.csdn.net/whik1194/article/details/128999224
cocotbext-axi:Cocotb的AXI接口模块
03-22
Cocotb的AXI接口模块 GitHub存储库： : 介绍AXI，AXI lite和AXI流仿真模型。安装从pip安装（发行版，稳定）： $ pip install cocotbext-axi从git...AXI和AXI lite大师AxiMaster和AxiLiteMaster类实现AXI主设备，并能
【ZYNQ-7000】AXI总线
jkgkj的博客
11-10 1192
AXI（高级可扩展接口），是ARM AMBA的一部分 AMBA:高级为控制总线架构，是开放的片内互联的总线标准，能在多主机设计中实现多个控制器和外围设备之间的连接管理。
【原创】ZYNQ AXIDMA详解（一）
weixin_30906425的博客
07-11 2957
一、基本概念 AXIDMA: 官方解释是为内存与AXI4-Stream外设之间提供高带宽的直接存储访问，其可选的scatter/gather功能可将CPU从数据搬移任务中解放出来。在ZYNQ中，AXIDMA就是FPGA访问DDR3的桥梁，不过该过程受ARM的监控和管理。使用其他的IP（也是AXI4-Stream转AXI4-MM）可以不需要ARM管理，但是在SOC开发时是危险的，这是后话了。 如图1...
ZYNQ学习篇1-AXI学习笔记
weixin_42348938的博客
01-13 1878
ZYNQ学习篇-AXI学习一、AXI简介1.AXI总述2.AXI总线概述3.AXI接口概述4.AXI协议概述4.1 AXI协议-握手协议二、AXI4-Lite 源码学习1. 自定义AXI IP核2. 分析源码3.总结三、源码测试1.封装IP核 一、AXI简介 1.AXI总述 ZYNQ 将高性能 ARM Cotex-A 系列处理器与高性能 FPGA 在单芯片内紧密结合，在将不同工艺特征的处理器与 FPGA 融合在一个芯片上之后，片内处理器与 FPGA 之间的互联通路就成了 ZYNQ 芯片设计的重中之重。如果
zynq板zedboard+SDK设计（四）结合自建IP核对axi接口文件进行详解
EfunStudy的博客
09-27 480
本文将通过建立一个简易的led灯的IP核，对其中axi相关接口的文件以及每个步骤进行详细分析，以实现从知道怎么做到知道为什么的转变IP核的建立工程参照了正点原子实验需要对AXI总线有一些基本的了解，可以看一看本人主页的AXI学习记录。
AXI总线要点
noteforarm的博客
09-25 933
AXI4.0是ARM公司提出的AMBA 3.0协议的升级版，是一种高性能、高带宽、低延迟的片内总线，具有总线的地址/控制和数据通道是分离的；支持不对齐的数据传输；在突发传输中，只需要首地址；同时具有分离读/写数据通道；更加容易进行时序收敛。 5个独立通道 写地址通道（Write address channel，AW）；写数据通道（Write data channel，W）；写响应通道（Write response channel，B）；读地址通道（Read address channel，AR）；读数据
ZYNQ学习之路3
qq_28541715的博客
07-20 393
ZYNQ学习之路3. 定制AXI IP核 亦梦云烟 2018-05-25 12:47:08 7694 收藏 47 分类专栏： ZYNQ开发 文章标签： AXI自定义IP ZYNQ 版权 ZYNQ开发 专栏收录该内容 25 篇文章4 订阅 订阅专栏 ZYNQ最大的优点就是硬核A9处理器与FPGA的结合，处理器可以扩展出任何使用者想要的外设(数字逻辑外设)，FPGA与处理器通过AXI高速总线进行连接，提供了处理器到FPGA的高速带宽(ZYNQ7000最高8Gbps)。AXI总线协议相当复杂...
XILINX ZYNQ 7000 AXI总线 (三) AXI GPIO
denghuajing的博客
07-24 1497
ZYNQ的PS部分是有一个GP接口，32 Bit 的AXI master接口，默认是打开的，如果双击绿框可以看到是打开的。固定的IO，这里说的是ZYNQ PS最小系统就有的IO。比如说MIO，DDR，PS复位，PS时钟等。如果尝试的吧AXI GPIO 从接口和ZYNQ的主接口连接的时候，ViVado会提示无法连接。M_AXI_GP0 就是AXI的主机接口，M_AXI_GP0_ACKL是主机接口的时钟。接下来就是把复位连接在一起，就接到PS-PL的复位信号上，时钟都接到PS-PL时钟上来。
axi4-lite怎么使用
05-25
AXI4-Lite是一种简化版的AXI4协议，用于连接处理器和外设。下面是使用AXI4-Lite的基本步骤： 1.定义AXI4-Lite接口：定义AXI4-Lite接口时需要指定地址和数据宽度，如下所示： ```verilog module axi4_lite_interface ( input wire clk, input wire rst, // AXI4-Lite signals input wire [31:0] araddr, // Read address output reg [31:0] rdata, // Read data input wire arvalid, // Read address valid output reg arready, // Read address ready input wire [31:0] awaddr, // Write address input wire [31:0] wdata, // Write data input wire awvalid, // Write address valid output reg awready, // Write address ready input wire wvalid, // Write data valid output reg wready, // Write data ready input wire [1:0] wstrb, // Write strobe output reg bvalid, // Write response valid input wire bready // Write response ready ); ``` 2.实现状态机：使用状态机来处理读写请求和响应。在状态机的每个状态中，处理器可以采取不同的行动，例如准备好数据、等待数据、发送响应等。下面是一个简单的状态机示例： ```verilog reg [1:0] state, next_state; always @(posedge clk) begin if (rst) state <= IDLE; else state <= next_state; end parameter IDLE = 0, READ_ADDR = 1, READ_DATA = 2, WRITE_ADDR = 3, WRITE_DATA = 4, WRITE_RESP = 5; always @(*) begin case (state) IDLE: begin if (arvalid) next_state = READ_ADDR; else if (awvalid) next_state = WRITE_ADDR; else next_state = IDLE; end READ_ADDR: begin if (arready) next_state = READ_DATA; else next_state = READ_ADDR; end READ_DATA: begin if (bready) next_state = IDLE; else next_state = READ_DATA; end WRITE_ADDR: begin if (awready) next_state = WRITE_DATA; else next_state = WRITE_ADDR; end WRITE_DATA: begin if (wvalid) next_state = WRITE_RESP; else next_state = WRITE_DATA; end WRITE_RESP: begin if (bvalid) next_state = IDLE; else next_state = WRITE_RESP; end default: next_state = IDLE; endcase end ``` 3.实现读写逻辑：根据状态机的状态，实现读写逻辑。下面是一个读写逻辑示例： ```verilog reg [31:0] data_mem [0:255]; always @(posedge clk) begin // Read address if (state == READ_ADDR && arvalid && arready) begin rdata <= data_mem[araddr]; arready <= 1'b0; end else begin arready <= 1'b1; end // Write address and data if (state == WRITE_ADDR && awvalid && awready) begin data_mem[awaddr] <= wdata; wready <= 1'b1; awready <= 1'b0; end else if (state == WRITE_DATA && wvalid && wready) begin data_mem[awaddr] <= wdata; wready <= 1'b0; end else begin wready <= 1'b1; awready <= 1'b1; end // Write response if (state == WRITE_RESP && bready) begin bvalid <= 1'b1; end else begin bvalid <= 1'b0; end end ``` 以上是AXI4-Lite的基本使用方法，具体实现可以根据需要进行修改。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

cckkppll

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值