set_disable_timing和set_data_check，相关一条efuse时序违反路径的梳理。

最新推荐文章于 2024-03-05 20:25:40 发布
最新推荐文章于 2024-03-05 20:25:40 发布
阅读量3.3k 收藏 17
点赞数
分类专栏： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u011729865/article/details/120621951
版权

verilog

在这里插入图片描述

  • 因为efuse端口，都是异步，没有时钟。端口之间需要保证时序关系，这是由RTL设计保证的，时序无法分析相关efuse路径。
  • set_disable_timing一般是要求一个lib cell，例如set_disable_timing -from cell.输入 -to cell.输出。
  • datacheck，类似AEN当时钟，RDEN当数据，两个数据信号检查setup路径时序。如果report_timing这条时序路径的时候，应该是-from AEN -to RDEN，类似-from clk_xx -to dff_cell.D
  • set_disable_timing要求必须有-from和-to，成对出现。如果只set_disable_timing efuse_ip，打断的时序路径会比较多，相比明确指定每条disable_timing path，会存在一些风险。
  • 最终时序约束如下图所示：
    在这里插入图片描述
亓磊
关注
  • 0
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
专栏目录
如何用set_data_check做等长线
m0_61544122的博客
10-17 769
比如这里想限制skew在0.3ns内。常常会遇见2out的多个信号需要做等长，下面分享一个脚本。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
timingPath/set_data_check和set_max_delay/set_multicycle_path
cy413026的博客
07-07 2540
那么约束起效果后，结果就是dst_gray_code[3:1] 3bit信号到达寄存器D端的时间在dst_gray_code[0]到达D端时刻t的 [t-0.3 : t+0.4]范围内，这样对于grayCode来说是否可以呢？可以正向用set_max_delay+set_date_check来约束，分别设定某类接口的maxDelay和信号之间【clk，多bit数据，控制信号等】的skew。set_data_check 和set_max_delay是有很大区别的，约束，比如一些高速接口相关信号间的约束。
datacheck:数据验证清理库
05-29
#数据检查 数据验证/清理库。 还没准备好。
set_data_check专题[使用,report_timing,setup/hold检查]
cy413026的博客
08-16 3876
set_data_check用于约束『数据-对-数据』的『建立保持』时间检查，通常被称为非时序约束 ( non-sequential constraints ), 理论上set_data_check 可以设在任意的两个data pin 上，其中一个pin 称为 constrained pin 类似于寄存器的data pin, 另一个pin 称为related pin 类似于寄存器的clock pin.
set\_data\_check 是个啥
zya1314125的博客
11-14 3017
SDC | set_data_check
FPGA设计时序约束十、others类约束之Set_Disable_Timing
zyp626的博客
11-29 1122
在Vivado的时序约束窗口中，存在一类特殊的约束，划分在others目录下，可用于设置忽略或修改默认的时序路径分析，以Vivado2022.1版本为例，主要包括以下4类，本文将介绍其中的Set_Disable_Timing，示例的为Vivado2022.1。时序弧：时序弧是时序路径的一部分，可以是两个引脚之间的连线，可以是输入端口和输出端口之间的逻辑单元的内部路径，或者时钟输入端口和数据输出端口间的路径。约束内容如下，对经过clk4端口的时序弧和经过触发器引脚ff2_reg/Q的时序弧设置无效约束。
静态时序分析：SDC约束命令set_disable_timing详解
最新发布
前进，才知道自己的渺小
03-05 2270
上一章中，我们学习了如何使用set_case_analysis模式分析命令，它通过指定某个端口或引脚为固定值，从而使设计中的一些时序弧失效。本章将学习set_disable_timing命令，它可以用于直接指定失效时序弧，这会导致时序路径的中断，常常用于减少DC分析的复杂度。
ping_cap_set_proc报错分析.docx
07-03
Libcap 库提供了一组函数来控制和管理 capability。 Capability 机制可以控制进程的某些特权操作，例如网络访问、文件访问等。 Ping 命令使用 capability 机制来获取 RAW SOCKET 权限，以便发送 ICMP 数据包。 在 ...
蚁剑的能绕过disable_functions的插件
06-21
蚁剑的能绕过disable_functions的插件,插件无法下载问题
disableditemscombobox_src.zip_ combobox disable_COMBOBOX_checkbo
07-15
部分选项可以处于非激活(disable)状态的复选框
php.ini 启用disable_functions提高安全
09-30
如果想保证服务器的安全，请将这个函数加到disable_functions里或者将安全模式打开吧，在安全模式下dl函数是无条件禁止的
How to disable_enable a timing check in a design.pdf
03-27
后仿
Data to data check
zya1314125的博客
11-14 693
Data to data check
DC综合基本概念-timing exception:set_false_path,set_disable_timing,set_multicycle_path
weixin_52822919的博客
04-06 1867
DC综合，timing exception，set_false_path，set_disable_timing，set_multicycle_path
FPGA设计时序约束十三、Set_Data_Check
zyp626的博客
12-23 1294
再看对应的hold检查，hold路径中多了一条ff2_reg/C到out_OBUF_inst_i_1/I1的路径，再看详细的路径时延，在目的时钟到达时延中，有一个LUT标注了hold_data_check，该路径时延值增加了0.2ns，即为约束set_data_check中hold的0.2ns，表示信号到达后时延值需再维持0.2ns。1、以对从引脚A_IN到引脚C_IN进行一个setup的检查，A_IN是相关联的引脚，C_IN是被约束的引脚，即C_IN上的信号需早于A_IN上的信号2ns到达。
set_disable_timing 和 set_false_path 的区别
darknessdarkness的博客
03-24 1282
https://zhuanlan.zhihu.com/p/89816997
set_false_path 与 set_disable_timing 的区别
学而不思则罔，思而不学则殆
08-27 8341
在静态时序分析中， set_false_path 和 set_disable_timing 都可以用来设置 timing exceptions，告诉工具忽略某些特定的path，但是在使用过程中，这两个命令又有些细微的区别。 set_false_path 是用来设置 timing path，表示不用 check 这些 path 的 timing，但是依然会去计算这些 path 上的delay set_disable_timing 是用来设置 timing arc，表示打断这条时序弧，不去计算这段时序弧的 de
Halcon算子翻译——dev_set_check
weixin_33825683的博客
11-15 993
名称 dev_set_check - 指定HDevelop中的错误处理方式。 用法 dev_set_check( : : Mode : ) 描述 　　dev_set_check指定在发生错误时HDevelop如何应对，即如果算子的返回状态不是H_MSG_TRUE（2）。 　　如果Mode的值是'give_error'---这是系统默认值---则一个错误的算子调用会抛出一个异常，这个异常...
DFT，可测试性设计--概念理解
热门推荐
学而不思则罔，思而不学则殆
10-08 4万+
工程会接触DFT。需要了解DFT知识，但不需要深入。三种基本的测试（概念来自参考文档）： 1. 边界扫描测试；boundary scan test。测试目标是IO-PAD，利用jtag接口互连以方便测试。（jtag接口，实现不同芯片之间的互连。这样可以形成整个系统的可测试性设计。） 2. 内建自测试BIST；（个人理解：模拟IP的关键功能，可以开发BIST设计。一般情况，BIST造成系统复杂度大
set_disable_timing
07-22
set_disable_timing是一种约束命令，用于禁用特定路径的时序分析。它通常用于要求某个库单元之间的时序关系不被考虑。例如，使用set_disable_timing -from cell.输入 -to cell.输出可以禁用从输入到输出的时序路径的分析。这在一些特定情况下是有用的，比如对于异步端口之间的时序关系，因为这些端口没有时钟，时序无法分析相关的路径。\[3\] 与set_false_path相比，set_disable_timing更加具体和局部化。set_false_path是一种全局的时序例外命令，用于覆盖一个或多个周期的时序关系。如果一个例外是set_false_path，而另一个例外不是，那么set_false_path具有更高的优先级。\[1\] 如果需要解除set_false_path的影响，可以使用reset_path或reset_design命令。另外，可以使用report_timing_requirements命令列出所有的point-to-point例外，以便进行进一步的分析。\[5\] #### 引用[.reference_title] - *1* [DC综合基本概念-timing exception:set_false_path,set_disable_timing,set_multicycle_path](https://blog.csdn.net/weixin_52822919/article/details/129998679)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-99b5c134546dd4fed731a53263024813.142^v90^control_2,239^v3^control"}} ] [.reference_item] - *2* [IC基本知识学习](https://blog.csdn.net/weixin_43755290/article/details/107940622)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-99b5c134546dd4fed731a53263024813.142^v90^control_2,239^v3^control"}} ] [.reference_item] - *3* [set_disable_timing和set_data_check，相关一条efuse时序违反路径的梳理。](https://blog.csdn.net/u011729865/article/details/120621951)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-99b5c134546dd4fed731a53263024813.142^v90^control_2,239^v3^control"}} ] [.reference_item] - *4* [set_false_path 与 set_disable_timing 的区别](https://blog.csdn.net/u011729865/article/details/119959417)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-99b5c134546dd4fed731a53263024813.142^v90^control_2,239^v3^control"}} ] [.reference_item] - *5* [DC综合基本概念-timing exception:set_false_path,set_disable_timing,set_multicycle_path](https://blog.csdn.net/weixin_52822919/article/details/129998679)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-99b5c134546dd4fed731a53263024813.142^v90^control_2,239^v3^control"}} ] [.reference_item] [ .reference_list ]
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值