PCIe学习笔记（29）--- PL - Electrical -- (4)

最新推荐文章于 2024-08-21 11:07:30 发布
最新推荐文章于 2024-08-21 11:07:30 发布
阅读量871 收藏 1
点赞数
分类专栏： PCI-Express
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u013140088/article/details/76268459
版权

Jitter

edge arrives before or after its ideal time


jitter分类

un-correlated-jitter 与被传输的数据不相关

Rj - Random jitter 不可被预测的，无限的，服从高斯分布，一般由电气或者热噪声引入系统

Dj - Deterministic jitter 可被预测的，有限的，一般由EMI, CROSSTALK, PWR SUPPLY NOISE OR GROUNDING 引入 

PWJ - Pulse Width Jitter - 不相关， edge to edge, high frequency jitter

DjDD - deterministic jitter, using the dual-dirac approximation

DDj - data-dependent jitters, function of the data pattern being set, due to package loss and reflection. ISI is an example of DDj.


笃行笔记
关注
专栏目录
PCI Express学习篇---物理层电气特性(二)Transmitter and Receiver Specificaton
weixin_48180416的博客
04-22 4744
此篇为介绍Base Spec中的Transmitter电气特性，下一篇介绍Base Spec中的Receiver电气特性。 Transmitter Specification在Base Spec中有两个表格： Data Rate Dependent Parameters 不同速率UI不同，1PPM=(1/10^6)*UI, 300PPM=(300/10^6)*UI 定义了Tx PLL（Rx PLL） bandwidth和peaking，是为了控制refclk的jitter传播到发送的数据（
PCIE协议-4-逻辑物理层-8.0 GT/s及更高数据速率编码
意大利炮修理师的博客
05-27 1634
当PCI Express链路以8.0 GT/s或更高的数据速率运行时，它使用本小节中描述的编码规则：128b/130b编码。为了向后兼容，链路最初在2.5 GT/s数据速率下使用8b/10b编码进行训练到L0，如第4.2.1节所述，然后当数据速率更改为8.0 GT/s或更高时，使用128b/130b编码。128b/130b编码是一种链路范围内的数据包机制和每个通道的块码以及扰乱。数据传输的基本单位是一个8位数据字符，称为符号，如图4-11和图4-12所示。
PCIE-TS1/TS2，变量总结
最新发布
juvenilexhq的博客
08-21 1372
1.标准TS1/TS2 2.EQ TS1/TS2 3.Modified TS1/TS2 Modified TS1/TS2 是什么？Modify了什么？为什么要Modify？非 PCIe 协议运行在 PCIe PHY 上或发送 TS Message 时，在 LTSSM 部分子状态采用 Modified TS1/TS2。允许发送 Modified TS1/TS2 的 LTSSM 子状态有 Cfg.Lanenum.Wait、Cfg.Lanenum.Accept、Cfg.Complete。在此之前的，必须在
PCIe专题学习——4.1（物理层数据流解析）
笨蛋大乌龟的博客
08-22 718
由于Gen1&Gen2 (8b/10b编码)与Gen3 (128b/130b编码)在物理层中的数据编码原理不同，物理层对Gen1&Gen2 与Gen3定义的控制字符也不同。同样，不同数据编码也造就了不同的数据流格式。之前我们讲了对PCIe的一些基础概念作了一个宏观的介绍，了解了PCIe是一种封装分层协议（packet-based layered protocol),主要包括事务层（Transaction layer), 数据链路层（Data link layer)和物理层（Physical layer）。
PCIE信号完整性分析仿真
小猪配齐电子设计
09-20 7899
与单端信号相比，差分信号抗干扰的能力更强，因为差分信号在布线时要求“等长”、“等宽”、“贴近”，而且在同层。为了提高串行数据传输的可靠性，现在很多更高速率的数字接口采用的是对数据进行编码后再做并串转换的方式。公司的公司所提出的数据传输编码标准，目前已经被广 所提出的数据传输编码标准，目前已经被广 泛应用到高速串行总线，如。（代表信号中的高频成分）加大幅度发送，这样可以部分补偿一下传输线路对高频成分的衰减，从而得到比较好的眼图。两根信号组成，信号接收端通过比较这两个信号的差值，判断发送端发送的是逻辑“
PCIe之Transmitter Coefficients Rules
weixin_45176819的博客
10-19 489
PCIe；Transmitter Coefficients；Encoding of Preset
Quectel-EC200U-EU-Mini-PCIe-LTE-Standard-模块产品规格书-V1.0.pdf
02-22
- **驱动**：兼容RIL驱动（Android 4.x~11.x）、USB RNDIS驱动（Windows 7/8/8.1/10, Linux 2.6~5.14）、GNSS驱动（Android 4.x~11.x）、USB ECM驱动（Linux 2.6~5.14）及USB转串口驱动（Windows 7/8/8.1/10, Linux...
PCIE-Gen3-Technology
10-27
PCIE-Gen3-Technology PCI Express 3.0 Technology 是一项高速的串行总线技术，旨在提高PCIE总线的带宽和速度。为了满足不断增长的数据传输需求，PCI Express 3.0 Technology 进行了一系列的技术改进和优化。 首先...
PCIe-M.2-接口规范-V1.0-接口定义
12-14
PCIe M.2接口规范是一种电子机械接口标准，用于定义一种紧凑型连接器，能够连接个人电脑、笔记本电脑或其他形式的计算设备与固态存储装置、无线网卡等模块。M.2接口的形状小巧，支持多种连接协议，包括PCI Express ...
mini-PCIE-线路板(AD和Protel99两种封装)
04-04
标题中的“mini-PCIE-线路板(AD和Protel99两种封装)”指的是一个设计项目，涵盖了两种不同的电路板设计软件工具——Altium Designer（AD）和Protel 99 SE，用于创建Mini PCIe接口的电路板。Mini PCIe是一种小型化...
华为5G mini pcie模块MH5000-31p
01-05
华为5G mini PCIe模块MH5000-31P是一款专为移动通信设计的高性能5G通信模块，尤其适用于需要高速、低延迟网络连接的设备。这款模块集成了多种操作系统支持，包括Android、Linux以及Windows，使得它能广泛应用于各种...
PCIE 调试过程记录
smartvxworks的博客
08-18 2474
应用层调试方法，config space配置、memap空间的理解Pcie控制器的配置、使用从实际调试PCIE设备的过程看，设备调试和使用主要涉及到两个方面：config space和MMIO space。配置空间主要是用于配置PCIE设备。很多PCI设备仅仅支持64字节的配置空间。PCI和PCIe配置空间的区别如下：PCI/PCI-X和PCIe设备还扩展了0x40和0xFF这段配置空间，这段空间主要存放一些与MSI或者MSI-X 中断机制相关的Capability结构。......
pcie5.0 spec学习1.2-----均衡（接1.1）
m0_53559277的博客
11-20 2335
Link Equalization Recovery RcvrCfg Quiesce Guarantee
PCIE TLP报文
weixin_39662684的博客
04-19 1266
pcie在收发TLP报文时有一定的规则限制： a.TLPs必须以STP symbol开始，以END或者EDB symbol结束; b.格式正确的TLP报文在STP与END或者EDB之间最少要包含18个symbol数据; c.DLLPs必须以STP symbol开始，以END或者DLLP symbol结束; ...
PCIe扫盲——物理层逻辑部分基础（二）
justlxy的博客
05-15 959
上一篇文章中提到了Mux会对来自数据链路层的数据（TLP&DLLP）插入一些控制字符，如下图所示。当然，这些控制字符只用于物理层之间的传输，接收端的设备的物理层接收到这些数据后，会将这些控制字符去除，在往上传到其数据链路层。 当然，除了STP、SDP和END之外，还有一些其他的控制字符，如EDB（前面的文章详细介绍过）、SKIP、COM等。如下图所示： 前面的文章中提到过Ordered Sets，其主要用于链路训练等。每一个Ordered Set都是按照DW对齐的（即四个字节），且Ord
PCIe 均衡技术介绍（逻辑物理篇）
热门推荐
MangoPapa
05-02 3万+
近期学习了 PCIe 均衡相关东西，查阅了不计其数的文档。得闲，整理一下，供个人随时查阅，亦供他人参考。
PCI Express学习篇---物理层电气特性(六)System Jitter标准及测量方法
weixin_48180416的博客
04-28 4010
声明：此文章为原创，转载请注明 转自 此篇介绍Jitter及Jitter的测量方法。 在本系列文章（二）Transmitter and Receiver Specificaton中介绍的Base Spec中的电气参数包含Jitter参数 在CEM手册中的Electrical Budget章节中，另外定义了2.5GT/s 5GT/s的System Jitter的标准。 当然，如果要参考CEM的System Jitter标准，PCIe必须符合CEM的Add-in Card/System Board的产品
PCIe Electrical PHY(5)-PCIe的时钟结构
maxwell2ic的博客
04-05 1万+
1.1 常用的时钟结构 Three basic I/O architectures • Common Clock (Synchronous) • Forward Clock (Source Synchronous) • Embedded Clock (Clock Recovery) 1.2 PCIE时钟结构 1.2.1 CC mode(common Refclk Rx Architectu...
Xilinx Spartan-3 PCIe 原理图详解
Spartan-3_PCIe_原理图是Xilinx公司提供的针对其Spartan-3系列FPGA（Field-Programmable Gate Array）的一种PCI Express (PCIe) 接口设计。这些原理图文档详细展示了Spartan-3 PCIe Starter Board的设计，涵盖了关键...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值