贝岭ADC(BL1063/BLAD16J125)使用和配置问题

贝岭ADC(BL1063/BLAD16J125)使用和配置问题

1. 前言(tucao)

ADC型号BL1063很好!国产ADC!很牛, 很好!手册32页???这么精简真的好吗?很多细节还是讲讲比较好吧,看看TI的DAC手册都上百页了…而且,虽然是英文但是也比贝岭手册的中文好懂好吧,而且排版是真的太难看了.BL这个资料少用的人又少,用起来真的折磨啊.(虽然有缺点, 但是我是希望国产芯片走起来的).
本文就是为了记录下其配置中的坑而写下来的…

2. 正文

2.2 硬件连接

1, 确保时钟和电源的电压, 稳定性, 如果有问题肯定是优先检查时钟和电源, ADC PLL status那个寄存器也是要看看的.
2, 时钟, sysref_p/n跟接收器同源.
3, 注意sync信号, 有两个, 一个是差分的信号, 一个是单端的. 差分的sync是给jesd同步用的, 单端的sync是用来同步时钟分频器的, 这个脚不用就拉低就行, 因为默认时钟分频器的同步是用sysref信号, 这样也比较合理(手册上寄存器的默认值不对, 真正读出来就知道了, 默认是用sysref).

2.3 SPI配置接口

1, 1个W/R位, 2个W1,W0的数据长度位, 13个地址位, 8个数据位(W1,W0=0就行, 手册讲都不讲);
2, 哪个bit先发就看时序图吧…
3, spi接口能用了就读个ADC的ID吧, 然后可以开始配置ADC.

2.4 时钟配置

1, 时钟分频器分频比, 一个是LMFC偏移, 用默认就行…
2, 时钟分频器同步需要开, 且使用sysref来同步;
3, 占空比稳定器

2.5 JESD配置

(JESD协议先好好看)
1, 配置前来个软复位
2, 写0x08~0x10a后, 需要写0xff让写入的值生效. 不必每次都写0xff. 比如那种需要关闭jesd链路, power down ADC的操作就需要让他马上生效.
3, 配置JESD前需要: 禁用jesd -> 选择一个快速配置选项 -> 改详细参数 -> 启用jesd
4, JESD接收端(FPGA), 时钟和速率配置好就行, jesd参数会在ILAS的第二帧发过来.(注意先配发送后配接收)

3. 遇到的问题

3.1 问题现象

操作流程: 上电 -> 配置时钟 -> 配置jesd -> sysref -> sync
1, 本来用的好好的, 后仔细测, 发现有时会sync失败, 或者adc jesd tx不ready; 出现概率高于10%.
2, 如果只是对所有的器件都复位一遍, sync都是成功的. 这个问题只会在重新上电后出现

3.2 解答

1, 怀疑是上电后时钟电压不稳定: 测试时钟和sysref, 是稳定的, 电源芯片电压测量过也是稳定的.
2, 在示波器上看, 正常来讲, 配置好adc后, 他就一直是K28.5码, 但是出错的时候, adc不仅发K28.5,还发其他码, 而且是周期性的.这种情况下, 再给sysref, 大概率会sync失败.
(上述两点都指向了ADC本身的问题, 配置不正确? 配置不生效? 复位不生效? 本身芯片的问题?)
3, sync失败后, 重新配置JESD, 再给sysref, 又可以sync成功了, 测了很多次, 这个事件概率是100%. 那就更加肯定是配置的问题了.
4, 加长时间/多复位几次, 确认adc上电的软复位生效, 但是仍然不解决问题.
5, 把寄存器值都读出来, 确认配置都生效.
最后, 那只能是ADC本身的问题了.总不能失败了再配一次吧,这样很浪费时间. 后来看到ADC有一个power down的寄存器. 试了一下. power down/up后, 寄存器的内容不会丢失, 于是乎在每次配置完后再power down/up一下. 经过几百次测试, sync就都成功了…所以这个寄存器就是这样用的把…欢迎厂家FAE来纠正我…然后这个power down寄存器还可以在不需要adc的时间用, 节能…

4. 后续

1，后续继续发现了另一个问题，有时候pwr down/up后，adc的d没有信号，所以还是在考虑下更加可靠的方法吧，或者加个数字信号的监测，不行就再来一遍。。。

END… …