第二章（2）：时钟与同步接口

4. SYSREF信号

    在使用subclass1，且需要确定性延时的系统中，SYSREF信号应该接入到每个设备。每个设备都使用SYSREF信号来识别一个device clock的边沿，所有LMFC和frame clock都和该边沿对齐。由于LMFC和frame clock通常和character clock对齐，所以在调整LMFC和frame clock相位的同时，也应该调整character clock的相位。SYSREF信号为高有效，由device clock进行采样。每个设备都应该能使用上升沿进行采样，也可以允许使用下降沿采样。

    规范并不强制要求系统中所有的SYSREF完全一致。但是需要为每个设备生成SYSREF信号，并保证当所有设备采样到有效的SYSREF时，他们之间具有确定的关系。

    延时的不确定性主要由发送设备和接收设备之间LMFC和frame clock不对齐引起的。为了最小化该不确定性，需要使控制LMFC和frame clock相位的事件在时间上具有很高的确定性。对于subclass1而言，该该事件就是device clock采样到SYSREF从0到1变化的时刻。为了最小化发送设备和接收设备的LMFC之间的偏移，规范给出了以下建议。

•     最小化系统中device clock的偏差；
•     与device clock源同步的SYSREF信号，在每个接收设备侧应具有尽可能大的setup和hold时间；
•     SYSREF与device clock之间最好具有下图所示的时序关系。对于device clock频率很高的系统，要实现该时序关系很困难。可以通过调整SYSREF相位的方式，使设备采样其对应的SYSREF时的建立保持时间尽可能大。

    建议SYSREF和device clock使用同样的匹配方式。