Verilog语法总结

1.阻塞赋值（=）与非阻塞赋值（<=）的区别

一条非阻塞过程赋值语句对应的赋值操作执行完之前，下一语句也可以开始执行。

各条阻塞型过程赋值语句将以他们在顺序块中的排列次序得到执行。

2.关系运算符

关系运算符的优先级比算数运算符的优先级低..

3.缩减运算

缩减运算的过程：第一步将操作数的第一位与第二位进行与或非运算，第二步将运算结果与第三位进行与或非运算，依次类推，直到最后一位例如：reg [3：0] B; reg C; C =＆B;相当于C =（（B [0]＆B [1]）＆B [2]）＆B [3];

4位拼运算符

导致<= {导致[0]，导致[3：1]};

5.参数X = 8;

reg [8-1：0] cnt;

CNT <= CNT + {{7} {1'b0}，1'b1的};

cnt通过参数类型定义具体的数值，cnt {1'b0}就是cnt个0的意思，大括号是拼接符

6.input和inout的信号端口只能是wire型，output的信号端口则可以是wire或reg（如output的信号有被assign连续赋值时，output的信号端口必须是wire，否则会报错）。