内存（SDRAM 、DDR）二

芯片初始化：SDRAM芯片内部的逻辑控制单元有一个模式寄存器为其提供控制参数。每次开机时SDRAM都要先对这个逻辑控制核进行初始化。（对模式寄存器MR进行设置，寄存器的信息由地址线来提供）

MRS：BL/CL的值

         ：读写操作模式（突发读，突发写；突发读，单一写）

         ：突发传输模式（突发周期内所涉及到的存储单元的传输顺序）

SDRAM、

  1：列与行地址线是共用的。

  2：Rank（物理bank）通过CS#

  3：L-bank（逻辑bank）通过BA0、BA1组合来确定。

  2：RAS#、CAS# =>行、列

  3：              WE#  =>读/写命令 

  4:列寻址信号与读写命令同时。

tRCD：

CL和tAC：

写对应的是充电；读对应的是放电；

DDR写入延迟：tDQSS

写命令是在CK的上升沿发出的，此时间可以理解为：CK的上升沿到DQS的上升沿的时间。