电路
阴阳万物
当遇上平行空间的自己,并不会有空间塌陷,互侵等,有也只有意识空间交流、共享。
展开
-
Allegro两种自动对齐方法
总结工作软件重新安装后那些容易跺脚的小麻烦原创 2023-10-20 11:53:31 · 3770 阅读 · 1 评论 -
信号完整性与电源完整性的详细分析
最近在论坛里看到一则关于电源完整性的提问,网友质疑大家普遍对信号完整性很重视,但对于电源完整性的重视好像不够,主要是因为,对于低频应用,开关电源的设计更多靠的是经验,或者功能级仿真来辅助即可,电源完整性分析好像帮不上大忙,而对于50M -100M以内的中低频应用,开关电源中电容的设计,经验法则在大多数情况下也是够用的,甚至一些芯片公司提供的Excel表格型工具也能搞定这个频段的问题,而对于100M以上的应用,基本就是IC的事情了,和板级没太大关系了,所以电源完整性仿真,除非能做到芯片到芯片的解决方案,加上封转载 2020-10-20 09:46:42 · 1205 阅读 · 0 评论 -
学习笔记八:晶振不起振问题
晶振在电路中的作用就是为系统提供基本的频率信号,如果晶振不工作,MCU就会停止导致整个电路都不能工作。然而很多工程师对晶振缺乏足够的重视和了解,而一旦出了问题却又表现的束手无策,缺乏解决问题的思路和办法。晶振不起振问题1、 物料参数选型错误导致晶振不起振例如:某MCU需要匹配6PF的32.768KHz,结果选用12.5PF的,导致不起振。解决办法:更换符合要求的规格型号。必要时请与MCU原厂或者我们确认。2、 内部水晶片破裂或损坏导致不起振运输过程中损坏、或者使用过程中跌落、撞击等因素造成晶振内原创 2020-10-16 18:30:19 · 6854 阅读 · 0 评论 -
Hyperlynx仿真操作小点
一、改变传输线的属性双击传输线,在对话框中选择要的线型,设置部分线的阻抗。点击edit coupling regions栏,选择右上方的edit stackup,编辑想要的叠层属性,通常改变顶底层和电源层、地层之间的PP厚度(10、8、5),在Z0 Planning设置目标阻抗值为(60Ω、75Ω、100Ω),调整传输线所在那一层(顶层?底层?中间层?)二、改变端接电阻电源值发现不管单击双击都没有用。再菜单栏上选择setup,点击power supplies选项,在弹出对话框中修改VCC电源值原创 2020-09-22 14:34:04 · 821 阅读 · 0 评论 -
Allegro 镜像丝印处理
本文问题描述:Allegro 设计中丝印镜像了。在器件在正面,丝印也在正面,但是不管怎么“R”都转不过来,发现其实丝印已经被镜像至反面(可能也就需要简单左右镜像下,就可以了)。如下图:艹作:在菜单栏点击view,选择Flip Design ,点击选中要设置的丝印,右键点击Mirror,如此镜像的丝印就被镜像过来喽。是不是很实用,赶紧收藏吧!...原创 2020-07-30 15:36:04 · 7860 阅读 · 0 评论 -
学习笔记五:电路设计需要注意的那些事
注意one:电路设计注意事项(1)为了获得具有良好稳定性的反馈电路,通常要求在反馈环外面使用一个小电阻或扼流圈给容性负载提供一个缓冲。(2)积分反馈电路通常需要一个小电阻(约 560 欧)与每个大于 10pF 的积分电容串联。(3)在反馈环外不要使用主动电路进行滤波或控制 EMC 的 RF 带宽,而只能使用被动元件(最好为 RC 电路)。仅仅在运放的开环增益比闭环增益大的频率下,积分反馈方法才有效。在更高的频率下,积分电路不能控制频率响应。(4)为了获得一个稳定的线性电路,所有连接必须使用被动滤波原创 2020-07-21 18:14:31 · 2588 阅读 · 0 评论 -
逻辑电平、噪声容限、串行通信
常用高速逻辑电平:LVDC 低电压差分信号,又称RS644总线接口。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器有驱动差分线对的电流源组成,电流通常在3.5mA。LVDS接收器有很高的输入阻抗,依次驱动器输出的大部分电流都流过100Ω的匹配电阻,并在接收端的输入端产生约350mV电压。当驱动器翻转时,改变流经电阻的电流方向,所以产生有效的逻辑“1”和逻辑“0”状态。LVDS具有高速、超低功耗、低噪声和低成本的特性。在应用模式可以分四种:单向点对点;双向对点;能通过一条双绞线实现翻译 2020-07-09 10:07:30 · 894 阅读 · 0 评论 -
学习笔记N:地线回归最小和地线干扰
电磁兼容问题原因之一是信号回路面积过大原创 2020-07-07 18:13:38 · 568 阅读 · 0 评论