学习笔记五：电路设计需要注意的那些事

注意One part：

电路中电源VBAT须要先经过滤波电容再到芯片的VBAT引脚。

芯片时钟端走线尽量不要靠近电源走线，避免对电源走线产生纹波的干扰，需要隔离地处理。

天线走50欧姆的阻抗设计，走线两侧距离30mil处添加过孔，最好用第三层GND做为参考层（第二层相应位置的铜皮也掏空）。走线和模块应该在同一层，走线设计需要添加一个10pF耦合电容再接进芯片引脚（不用加0欧姆电阻），天线走线不能有直角（曲线布线）。天线走线需要远离时钟走线和电源。

晶振底部建议有完整地，时钟走线不能与电源和其他的信号平行，并且需要包地处理，相邻层也需要避开电源和其他信号线。
系统时钟走线，全程远离电源走线和时钟走线及信号线，全程需包地处理，芯片引脚也需要尽量和相邻引脚用地隔离。

芯片内部“Buck”电路，外接一颗 4.7uH 的功率电感，是一颗噪声源， 从XX_OUT脚出来的走线以及进到XX_IN脚走线都需要包地及多打一些过孔处理，电路设计要先经过滤波电容再回到PIN 23。且这两段走线宽度不能大于引脚焊盘宽度（和芯片引脚宽度一样即可），功率电感两个“PAD”中间需要静空处理。

（注：以上部分同时适用WiFi/BT模块设计）

注意Two part：

电路layout设计时要保证以太网PHY芯片有一个完整的地。PCB layout布局时晶振靠近以太网PHY芯片，电源VCC_3V3滤波磁珠靠近以太网PHY芯片。数据线和时钟线上的匹配电阻发送端（TXD）的靠近核心板放置，接收端（RXD）的靠近以太网PHY芯片放置。.设计时可以预留复位引脚，方便后期调试。

备注：以太网PHY芯片在上电复位期间通过读取外部电平来进行相关配置，包括工作模式、 PHY)地址等。所以网络部分一定
要参考开发板设计。PHY地址默认为 00001。

（注：以上适用以太网网络模块设计）

注意Three part：

为了获得具有良好稳定性的反馈电路，通常要求在反馈环外面使用一个小电阻或扼流圈给容性负载提供一个缓冲。

积分反馈电路通常需要一个小电阻（约 560 欧）与每个大于 10pF 的积分电容串联。

在反馈环外不要使用主动电路进行滤波或控制 EMC 的 RF 带宽，而只能使用被动元件（最好为 RC 电路）。仅仅在运放的开环增益比闭环增益大的频率下，积分反馈方法才有效。在更高的频率下，积分电路不能控制频率响应。

为了获得一个稳定的线性电路，所有连接必须使用被动滤波器或其他抑制方法（如光电隔离）进行保护。

使用 EMC 滤波器，并且与 IC 相关的滤波器都应该和本地的 0V 参考平面连接。

在外部电缆的连接处应该放置输入输出滤波器&#