【数字IC前端】Systemverilog语法——文本结构

本文详细介绍了Systemverilog中的结构文本(Structure literals)和数组文本(Array literals)。结构文本用于常量成员表达式的结构分配,可以显式或隐式指定类型。数组文本类似于C语言的初始化,但支持复制运算符,其嵌套遵循维数规则。两者都是常量成员表达式的模式表达式,必须有类型。
摘要由CSDN通过智能技术生成

结构文本(Structure literals)

结构文本(Structure literals)是具有常量成员表达式的结构分配模式或模式表达式。 结构文字必须具有类型,该类型可以用前缀显式指示,也可以由类似赋值的上下文隐式指示。

  • PS:’ 号通常可以表示存储地址空间不是连续的
typedef struct {
   int a; shortreal b;} ab;
ab c;
c = '{
   0, 0.0}; // structure literal type determined from
// the left-hand context (c)
  • 嵌套的括号应反映结构。 例如:
ab abarr[1:0] = '{'{
   1, 1.0}, '{
   2, 2.0}};
  • 前面的示例不允许使用类似C的替代项'{1,1.0,2,2.0}
  • 结构文字也可以使用成员名称和值或使用数据类型和默认值
c = '{
   a:
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值