基于PYNQ-Z2 SoC在 Vivado2019.2上搭建的基础图像视频处理block design

背景介绍

图像和视频处理在现代生活中应用广泛，影响深远，利用SoC实现成为日益广泛的解决方案。

作为本人在2022年参加的FPGA创新设计大赛的参赛项目，本方案基于PYNQ-Z2开发板，在Xilinx Vivado2019.2 EDA工具上搭建了一个基础的图像视频处理的block design框图。

如下所示为一个典型的视频处理系统：

图1 Typical Video Processing System

具体设计

下图为在Vivado2019.2中实现的block design框图搭建效果：

图2

数据流向如图所示：数据进入Video In to AXI4-Stream模块后经过Demosaic进行预处理，存入VDMA，再进行Gaussian后处理，存入VDMA。接着两路信号进入Video Mixer模块合并为一路信号，通过AXI4-Stream to Video Out模块传入RGB2DVI模块进行输出，输出为TMDS差分信号。

图3

ZYNQ核参数配置

其中ZYNQ核的配置总览如下所示：

图4

设置一个HP0的接口：

图5

100MHZ时钟信号CLK0的设置：

图6

中断的设置：

图7

IP核的使用

本设计中使用了如下若干ip核：

1.Demosaic去马赛克：

图8

参数配置：数据位宽为8，像素为3840x2160

图9

2.Gaussian图像处理：

图10

3.Viideo Mixer：

图11

参数配置：2路输入数据流格式均为8位RGB，像素为1920x1080

图12

4.RGB2DVI：

图13

参数配置：

图14

5.AXI I2C总线：

图15

参数配置：时钟为100MHZ

图16

6.AXI VDMA（4个）：

图17

参数配置（Basic）：地址位宽设为32，frame buffer设为3。

图18

Adcanced：

图19

7.AXI中断控制器：

图20

参数配置：设为高电平有效。

图21

8.VTC时间控制器：

图22

参数配置1：使能generation信号端口。

图23

2

图24

9.AXI4-Stream2Video Out：

图25

参数配置：时钟模式设为common，FIFO深度为2048（经验值）

图26

10.Constant常数：

图27

11.concat数据拼接：

图28

参数配置：输入9位信号

图29

12.Video In2AXI4-Stream：

图30

参数配置：FIFO深度为2048，时钟模式设为independent

图31

资源开销

图32

项目使用了28k个LUT以及35k个FF，总体开销较高。