MZ7035核心板上集成了4片DDR其中如2片挂载到PL端DDR采用了镁光MT41K256M16RE-125/
MT41K256M16RE-107或者兼容型号。PL DDR挂到XC7Z035-2FFG676I 芯片的BANK33和 BANK34,并且需要注意当DDR运行于1333M以上,需要设置DCI电阻,DCI可以共享,DCI电阻通过80.6R上拉到XC7Z035-2FFG676I芯片的K11和通过80.6R下拉到 XC7Z035-2FFG676I 芯片的K10.
PS ADDR
PL ADDR
一,目的:通过uiFDMA3.0接口,编写DDR测试程序,对MIG接口读写仿真和测试。
二,DDR连线作用
一个SOC上会有很DDR颗粒,一个DDR首先有多少个BANK组成,每个BANK里面的存储单元(cell)通过列(Column)和行(Row)来寻址访问,MT41K256M16XX(容量大小为256M*16bits
即512MB)系列的DDR3,容量大小为 2^(Column+ Row+BA)*2=2^(10+15+3