ZYNQ linux通过xdevcfg在线更新PL BIT

在不连接JTAG的情况下，PL的配置只能通过PS来完成。正常上电的加载顺序是FLASH/SD -> FSBL -> PL BITSTREAM -> PS ELF。如果在整个系统全部加载完成以后如何重新局部动态更新给PL配置新的BIT程序的方式，就是针对不同的功能模块，设计独立不同的bit工程，这样避免将全部的功能集中到一个大工程中。通过切换bits实现不同功能，这样能减少功耗。

一，BSP裸机例程里有xdevcfg的驱动代码：

例程叫做POLL_EXAMPLE，就是实现PS配置PL比特流的，可以将指定的DDR空间里的数据给FPGA加载，如果这段数据是正确的比特流，那么FPGA就可以成功加载。

加载所需要的文件是不能用.bit文件的，要用bin文件。而且在Bitstream Settings里面勾选_binfile option也是不行的，必须用命令生成。替代命令叫write_cfgmem，参数如下：

write_cfgmem -format bin -loadbit "up 0x0 ZynqSys_wrapper.bit" -file ZynqSys_wrapper.bin -siz