什么是阻焊桥?一文讲透PCB板阻焊桥如何设计

本文对贴片厂贴回来的电路板出现芯片引脚间的连锡问题、PCB板(电路板)的阻焊桥脱落有一定意义,特别是做电子产品的工程师强烈建议阅读、而对于个人DIY的电子玩家也可以了解这些概念。

1.阻焊桥的作用与工艺生产能力  

1.1.阻焊桥的定义与作用   

阻焊桥(又称绿油桥或阻焊坝),指的是表面贴装器件(SMD)焊盘之间的阻焊油墨。阻焊桥的作用是用于防止SDM焊盘(特别是IC封装)间距过小而导致焊接桥连短路,阻止焊料流动。

在日常开发中,我们有两种选择:

一种是开通窗去除阻焊桥:对整个芯片引脚区域进行阻焊开窗,像处理金手指一样,让IC引脚之间没有绿桥,手工焊接时还不觉的有问题,但是在量产,SMT贴片的时候,会出现芯片引脚之间的连锡问题。那就需要贴片厂的工作人员对每一块电路板进行检查(不过本来也应该要检查),但是人工检查总会有遗漏,是不是就可能发生把有问题的电路板寄到你们公司啦,这个时候就会去找贴片厂的麻烦。之后省略一万字,自己领悟。这种方法不建议。

另一种保留阻焊桥:如果我们没有对芯片的引脚焊盘区域进行开窗,默认就是保留阻焊桥的,但是,能不能真的保留打个问号?比如阻焊桥只有2mil宽(1mil=0.0254mm),那么工艺水平达不到啊,就像芯片说要做到3nm,5nm工艺,甚至1nm工艺,现有工艺水平达不到啊。所以阻焊桥能不能成功保留还是需要斟酌考虑的。

1.2.工艺生产能力  

不同厂家的生产工艺不一样,这里我以嘉立创官网上展示的阻焊桥生产工艺能力进行分析:

f608cc1b213dec972dbf0c348c3986f5.jpeg

2d1bafd3daf0a1b44d1b7492ef1660db.png

一般电路板的铜厚默认就是1oz,那就以此来分析吧,

图中“A焊盘边到边间距”其实就是阻焊桥的宽度。为什么这里多层板的阻焊桥间隙可以做到0.1mm呢,因为所用生产工艺不同,导致的工艺能力不同,单双层板用的传统的CCD曝光机,而多层板(四层及以上板子层数)用的LDI阻焊曝光机;    

传统的CCD曝光机阻焊对位存在一定的公差,为了避免焊盘被阻焊油墨覆盖,在设计阻焊层时,阻焊开窗通常要比焊盘单边大0.05mm,也就是大约2mil,以减少阻焊对位公差对产品良率造成影响。

可以看到,阻焊桥宽度和阻焊单边开窗宽度,两个参数是一个制约的关系,阻焊单边开窗宽度大,对应的阻焊桥宽度就会变小。

而LDI(激光直接成像)阻焊曝光机生产电路板时,减少了传统曝光技术和CCD曝光技术中因菲林光绘和对位的偏差,让阻焊精度更高。(就可以实现精准的1:1阻焊与焊盘开窗,也就是阻焊开窗和焊盘一样大,使用LDI可以缩小到0mm)。

但是相邻焊盘间的距离小于制作阻焊桥所需的最小值,在PCB的设计端仍然有阻焊桥,那么PCB成品可能会因为阻焊桥脱落等不良隐患。

下面放一些阻焊桥不良的图片:

607032ceed811b5f353d47782a5ad5bb.png

从图片可以看到,存在阻焊桥脱落,两个引脚焊盘连锡的情况,究其原因就是阻焊桥宽度太窄,小于最小工艺参数导致的。那如何避免出现这种现象呢,就要从设计端和制造端两个方面考虑了。

2.芯片IC的阻焊桥宽度  

1e83c612d4c5744e9824af79f0fd7d60.png

特意找了一下STM32F103c8t6,LQFP48引脚的封装的引脚间距,可以下载你要用的芯片的数据手册,注意:是数据手册,不是参考手册哦。在数据手册里面封装特性这一章节,可以看到要使用的芯片两个引脚之间的间距是多少。这个图可以看出STM32F103c8t6这款芯片两个引脚之间的中心间距是0.5mm,边缘间距是0.2mm。

由上文提到的CCD曝光技术分析,会有对位误差,所以在画PCB封装的时候,阻焊开窗层会比线路层略微大一点,那么大多少呢,平常设计中可能直接用的其他人的器件库没注意到这些细节。这里我从就JLC-EDA里面直接找了STM32F103c8t6这款芯片,打开它的封装进行了查看:

ffa8e32f5e1ffb6933db7eb4cb0f472a.png

这里我们可以看到,这个芯片的阻焊扩展默认宽度是0.05mm,那么引脚左右就要0.1mm,通过理论计算阻焊桥的宽度就剩下0.1mm,同时我也测了一下阻焊桥之间的宽度刚好是0.1mm,这个参数刚好卡在了1oz铜厚的极限值,生产出来的高多层板不会出现阻焊桥脱落的问题。

但是你选用的芯片引脚距离比0.2mm小,或者要生产2oz的铜厚的产品呢,或者你选用的厂家仍然用的是CCD曝光技术,那就会造成阻焊桥不良的情况。         

3.PCB阻焊桥设计建议  

1.对于硬件工程师,特别是负责PCBLayout或者可制造性分析部分的,要了解清楚板厂的工艺水平,对你要制造的电路板用什么工艺技术,要摸清楚。如嘉立创在多层板使用的是LDI曝光技术,那么对于一些引脚间距小于0.2mm的芯片设计时可以减小阻焊扩展宽度,那么阻焊桥的宽度就会增加。就不会出现阻焊桥脱落的问题。

2.如果所选用的芯片间的阻焊桥无论怎么设计都不满足工厂最小阻焊桥的设计工艺,那么就要更换这个芯片的封装类型或者更换所选芯片了。

总之,前期要多加考虑,否则电脑上画板很完美,投产时,不满足现实条件,不方便生产,甚至无法生产。    

袁隆平院士曾说过:“电脑上是种不出水稻的,要多下田干活。”

同理,电子工程师也要多了解PCB生产,主动与制造商沟通,向他们学习实践生产经验。

如何提升自己对生产的了解,那肯定是多尝试、多创造。

最近看到嘉立创18周年发起了一个“幕后硬汉”视频征集活动,正火热进行中。从硬核科普、拆解评测到极客DIY,只要有想法,就会有收获【参与活动,瓜分10万+大奖】。

一键扫码,立即了解详情

58b021b63a217e8b7b7e1bf0fbd98f05.png

<think>我们正在讨论PCB设计中的最小宽度计算。根据引用[1]中的内容,我们可以看到宽度的计算涉及到扩展的默认宽度和引脚间距。 关键点: - 宽度 = 引脚中心距 - 2 × (单边扩展宽度) - 在引用[1]的例子中:默认扩展宽度为0.05mm(单边),那么一个引脚左右两边共占用0.1mm(即2×0.05mm)。如果引脚中心距为0.2mm,则宽度=0.2 - 2×0.05 = 0.1mm。 公式总结: 设: $D$:相邻盘的中心距(单位:mm) $E$:单边扩展宽度(单位:mm,即开窗比盘大的部分,通常由设计规则设定) 则的最小宽度$W_{\text{bridge}}$计算公式为: $$W_{\text{bridge}} = D - 2 \times E$$ 注意:这个宽度还必须满足PCB制造工艺的最小宽度要求(即厂能制作的最小宽度,通常为0.07mm~0.1mm)。如果计算出来的$W_{\text{bridge}}$小于厂工艺能力,则无法形成有效。 另外,从引用[1]中我们还知道,这个计算值(0.1mm)刚好卡在1oz铜厚的极限值,说明铜厚也会影响的可靠性(因为铜厚过厚可能导致处铜箔过厚而影响层的附着力)。 因此,在计算最小宽度时,我们不仅要考虑设计规则(扩展),还要考虑制造工艺的极限。 总结步骤: 1. 确定相邻盘的中心距$D$(来自元件封装规格或设计规则) 2. 确定单边扩展宽度$E$(通常设计软件中设置,如Altium Designer中的Solder Mask Expansion规则) 3. 计算理论宽度:$W_{\text{bridge}} = D - 2 \times E$ 4. 验证$W_{\text{bridge}}$是否大于等于厂的最小工艺能力(例如,厂要求最小宽度为0.08mm,则0.1mm是满足的) 注意:如果计算结果小于厂能力,则需要调整设计,例如: - 减小扩展宽度(但要注意不能太小,否则可能无法完全覆盖盘边缘) - 改变盘形状或间距(需满足元件接要求) - 采用定义盘(Solder Mask Defined Pad)方式,即让层来定义盘的实际接区域,这样可以精确控制宽度,但需要与厂沟通工艺能力。 引用[1]中提到的例子:引脚中心距为0.2mm(即D=0.2mm),单边扩展为0.05mm(E=0.05mm),则宽度=0.2-2*0.05=0.1mm。 因此,我们可以这样回答用户: 在PCB设计中,最小宽度的计算基于相邻盘的中心距和单边扩展宽度。计算公式如下: 宽度 = 盘中心距 - 2 × 单边扩展宽度 具体步骤: 1. 获取盘中心距$D$(例如,芯片引脚中心距) 2. 获取设计中的单边扩展值$E$(通常为0.05mm~0.1mm,具体取决于设计规则) 3. 代入公式计算宽度 4. 确保计算结果不小于PCB制造厂的最小工艺能力(通常为0.08mm左右,需咨询厂) 举例:若盘中心距为0.2mm,单边扩展为0.05mm,则宽度为: $$W_{\text{bridge}} = 0.2 - 2 \times 0.05 = 0.1 \text{ mm}$$ 注意:当宽度接近工艺极限时(如0.1mm),需确保PCB铜厚和制造工艺能够支持,否则可能发生脱落或断裂问题[^1]。 同时,我们还可以参考引用[3]中关于检查的部分,确保设计满足制造要求。 根据上述内容,回答用户问题。 </think>在PCB设计中,最小宽度的计算需综合考虑盘间距、扩展参数和制造工艺极限,具体方法如下: ### 计算公式与步骤 1. **基本公式**(源自引用[1]): $$W_{\text{bridge}} = D_{\text{pin}} - 2 \times E_{\text{mask}}$$ 其中: - $W_{\text{bridge}}$:宽度(mm) - $D_{\text{pin}}$:相邻盘中心距(mm) - $E_{\text{mask}}$:单边扩展宽度(mm) 2. **参数说明**: - **盘中心距$D_{\text{pin}}$**:由元件封装决定,如QFP芯片引脚中心距通常为0.4mm~0.65mm。 - **单边扩展$E_{\text{mask}}$**:设计规则设定值,默认一般为 **0.05mm**(引用[1]示例值)。 3. **制造极限约束**: 计算结果需满足: $$W_{\text{bridge}} \geq W_{\text{min}}$$ $W_{\text{min}}$为厂工艺能力,通常为 **0.07mm~0.1mm**(引用[1]中0.1mm为1oz铜厚极限值)。 ### 计算示例(引用[1]案例) - 给定参数: $D_{\text{pin}} = 0.2\text{mm}$(引脚中心距),$E_{\text{mask}} = 0.05\text{mm}$(单边扩展) - 计算过程: $$W_{\text{bridge}} = 0.2 - 2 \times 0.05 = 0.1\text{ mm}$$ 该值等于1oz铜厚的工艺极限$W_{\text{min}}$,满足制造要求[^1]。 ### 设计注意事项 1. **间距不足时的处理**: 若$W_{\text{bridge}} < W_{\text{min}}$(如$D_{\text{pin}} < 0.2\text{mm}$),需采用: - 开窗分割(Solder Mask Defined Pad) - 盘中孔塞油(Via in Pad,引用[3]第123条) - 缩小扩展值(需评估盘覆盖可靠性) 2. **抗控制影响**: 高频设计需考虑层厚度对抗的影响(引用[2]中$C_1, C_2$参数),宽度变化可能引起抗偏差±2Ω。 3. **光学定位辅助**: 高密度器件(如BGA)需设置光学定位点确保对齐精度(引用[3]第121条)。 ### 设计验证流程 ```mermaid graph TD A[确定元件引脚中心距 D_pin] --> B[设置扩展 E_mask] B --> C[计算 W_bridge = D_pin - 2*E_mask] C --> D{W_bridge ≥ 厂W_min?} D -->|是| E[通过设计] D -->|否| F[调整方案:开窗分割/盘中孔塞油] ``` 通过上述方法可精确控制宽度,防止接并满足可制造性要求[^1][^3]。 --- ### 💡 相关问题 1. 如何在高密度BGA设计中避免失效? 2. 层厚度变化对高速信号抗有何影响? 3. 小于0.1mm的应采用哪些替代工艺?
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值