vivado 配置matlab,Matlab & vivado

FPGA很多时候是用来做信号处理，而做信号处理都离不开Matlab。如通信中的调制解调、纠错码、各类编解码，这些都离不开Matlab，因为Matlab中simulink有非常丰富的库，方便客户建模和仿真。

以前modelsim 通过simulinx建模后，都需要算法工程师独立编写HDL代码、仿真验证来到上板调试，这往往占据了很多的产品发布时间。

现在新的matlab2015b和vivado 2014.4.1 都支持了联合调试仿真，工程师可以在完成系统建模仿真后右键所需要的模块，直接产生RTL代码；

可以产生RTL代码；

可以调用vivado 完成综合部分；

可以查看综合报告，可以添加约束信息、管脚信息；

可以通过报告来修改simulink建模，增加pipeline；

图1、simulink to RTL

图2.HDL advisor 的project setting

图3. Project的XDC、综合报告查看，导出IP

可以看出在算法仿真和验证阶段，使用matlab和vivado联合调试，能极大地提高算法验证效率。当然，前提是能有matlab的相关模型插件和HDL advisor部分的相关授权。