Vivado问题集锦

1.添加包含子IP的模块到block design，报错如下所示：

错误的后面提供了解决方法：在tcl命令行中输入如下指令，添加子IP的xci文件即可。

set_property generate_synth_checkpoint 0 [get_files RAM128X16.xci]

参考链接：https://forums.xilinx.com/t5/PCI-Express/add-module-to-design-error/td-p/964962

 

转载于:https://www.cnblogs.com/kingstacker/p/10996064.html