reg [7:0] ram[16]; 在 verilog 中是不允许的,只在 SystemVerilog 中允许。 :) 转载于:https://www.cnblogs.com/xingzifei/p/4890742.html