Vivado 报错Error: Root scope declaration is not allowed in verilog95/2K mode的可能原因以及解决办法

最新推荐文章于 2025-03-18 21:39:53 发布
最新推荐文章于 2025-03-18 21:39:53 发布
阅读量8.8k 收藏 19
点赞数 9
文章标签： 经验分享 bug
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43470995/article/details/110153861
版权

Vivado 报错Error: Root scope declaration is not allowed in verilog95/2K mode的可能原因以及解决办法

在vivado2019.2上写一个很简单的testbench，照着教材写，但就是仿真不了，首先是报错
在这里插入图片描述
去找.log文件
在这里插入图片描述

发现了如下的错误
在这里插入图片描述
百度后终于在一个论坛的回复中找到了可能的原因

链接: http://bbs.eetop.cn/thread-314339-1-1.html.
里面有一个大佬是这样解释的：
在这里插入图片描述
没错！关键就在这个红框里
于是返

最低0.47元/天 解锁文章
【FPGA】FPGA错误汇总 ( 不断更新... )
SCOTT 技术博客
09-20 2万+
1. 设计顶层测试文件时报错误！ Started : "Behavioral Check Syntax". Determining files marked for global include in the design... Running vlogcomp... Command Line: vlogcomp -work isim_temp -intstyle ise -prj
Verilog: How to avoid 'Redeclaration of ansi port'
Reborn Lee
12-25 1万+
上次想要Vivado完整（无奈没有板子）实现一遍操作流程，学习使用jou文件来学习下工程模式的Tcl命令，于是就写了一了小到不能再小的程序，一个二分频的程序，就几行代码，可即使如此简单的一个程序，也出现了一些问题，这里记录下来，也许能帮到后来的人呢。 程序原来是这样的： `timescale 1ns / 1ps ////////////////////////////////////////...
Vivado :ERROR: [VRFC 10-1342] root scope declaration is not allowed in verilog 95/2K mode
qq_33300585的博客
10-27 1256
Vivado :ERROR: [VRFC 10-1342] root scope declaration is not allowed in verilog 95/2K mode
vivado错误：root scope declaration is not allowed in verilog 95/2K mode
qq_44272681的博客
07-13 3308
经过测试，将文件中包含的头文件的位置从模块名上方移到下方即可 改为
这在 Vivado 中遇到 **“Declarations not allowed in unnamed block“** 错误时
最新发布
qq_65062657的博客
03-18 962
块中不允许包含任何变量声明。Verilog 的标准要求，在 always。块内还有一些变量声明，正是这部分导致了报错。块内只能进行逻辑运算和赋值，而不能包含声明。在 Vivado 中遇到。和类似声明是无效的，因为 always。错误时，确实是因为在 always。块外部，并且 always。在 always @(*)块只用于赋值和操作。
【随手查】Verilog编译报错
Jessaly的博客
03-30 1万+
的一些报错记录，方便日后查找，持续更。。。
SyntaxError: Block-scoped declarations (let, const, function, class) not yet supported outside stric
行者常至
02-27 4万+
我的是 node的版本太低造成的，我去官网上下载了个最新的版本，就没有这个问题了。 https://nodejs.org/zh-cn/download/current/
剖析Webwork源码.pdf
07-25
剖析 Webwork
SystemVerilog 中一些数据类型
yuexiangallan的博客
12-03 826
packed array: An array where the dimensions are declared before an object name. Packed arrays can have any number of dimensions. A one-dimensional packed array is the same as a vector width declaration in IEEE 1364-2005 Verilog. Packed arrays provide a me
error: 'for' loop initial declarations are only allowed in C99 mode
热门推荐
Young的专栏
12-14 16万+
使用gcc编译代码是报出 error: 'for' loop initial declarations are only allowed in C99 mode note: use option -std=c99 or -std=gnu99 to compile your code 错误，这是因为在gcc中直接在for循环中初始化了增量： for(int i=0; i<len; i+
ISE/Vivado调试过程中经常遇到的几种warning，以及解决办法，一些verilog使用技巧
weiyunguan8611的博客
09-02 8万+
由于最近已经也刚刚接手项目，遇到特别多的问题，所以把遇到的问题记录一下，自己学习的同时，把过程分享出来，希望对大家有一定的帮助，共同进步。下面就是ISE调试过程中经常遇到的几种warning，以及解决办法，自己整理成文档，以供参考： 1、Redeclaration of ansi port XX is not allowed “不允许重新声明ansi端口XX”。 出现的原因是在程序中声明了两......
root用户启动beeline时报错User: root is not allowed to impersonate root (state=,code=0)
Joseph25的博客
10-11 2316
在hadoop/etc/hadoop/core-site.xml里加上下面的配置文件，重启hdfs，其中“xxx”是连接beeline的用户，将“xxx”替换成自己的用户名root即可 <property> <name>hadoop.proxyuser.xxx.hosts</name> <value>*</va...
fpga开发之verilog奇怪问题探索
scottar的博客
01-05 929
问题背景 实现一个以太网数据发送的AD采样的数据，但是我仅仅修改ip地址就会导致其输出的udp包出现大量的误码的情况 实际上，修改的东西是非常有限的，而且目前遇到的很多的问题都是这种仅仅修改了非常小的东西，就会出现类似这样的意料之外的事情 作为一个fpga 的新手，我觉得也是时候了解一下，实际硬件综合后的结果是什么样的了。 问题探索思路 对于同一个功能观察一下硬件电路实际综合后出来的结果是什么，进行实际的对比。 可用的参考资料如下： 亚稳态相关：https://zhuanlan.zhihu.com/p/14
关于在if省略中括号里声明值的问题（variable declaration not allowed here）
Fishermen_sail的博客
02-04 5695
像下面这段代码，else那里是会报错的，“variable declaration not allowed here”，因为Java认为int sum = b.charAt(b_len–) - '0’这句话是两句，int sum和sum = b.charAt(b_len–) - ‘0’ while (a_len >= 0 || b_len >= 0) { if (a_len >= 0) { int sum = a.charAt(a_len--) - '0'; } else {
eslint - 代码规范性问题集锦
liuzhen007的专栏
07-01 1万+
Expected '===' and instead saw '=='. { "resource": "/g:/project/LLL/boom-meet-electron/main.js", "owner": "eslint", "code": { "value": "eqeqeq", "target": { "$mid": 1, "external": "https://eslint.org/docs/rules/eqeqeq", "path": "/..
SystemVerilog验证教程（一）--Test Plan and Design Verification Environment
qq_31019565的博客
01-22 7099
SystemVerilog 教程（一）–SystemVerilog概述 SystemVerilog TestBench的功能 SystemVerilog
codeblocks gcc error: 'for' loop initial declarations are only allowed in C99 mode|
iastro的专栏
03-14 4012
源代码 #include #include int main() { for(int i=0; i<1600; i=i+20) { int c; c = 5*(i-32)/9; printf("%d \t %d\n",i,c); } return 0; } 使用gcc编译代码是报出 error: 'for'
modelsim仿真错误解决办法
weixin_33682719的博客
10-28 2056
编译不成功可能是因为： 　　1、本身程序有问题。 2、没有设置顶层文件 3、modelsim 出现错误是不要只是看错误的地方，也要看前面的一部分 转载于:https://www.cnblogs.com/qidaiymm/p/4918899.html...
vivado报错：there is no netlist available 怎么解决
06-01
"there is no netlist available" 这个错误可能是由于 Vivado 工程中的一些问题导致的。下面是可能的原因和解决方法： 1. 项目没有生成 netlist，可以尝试重新生成 netlist。在 Vivado 中依次选择 "Generate Output Products" -> "Generate Bitstream"，这样就可以重新生成 netlist 了。 2. 修改了 RTL 源代码但没有重新生成 netlist。可以尝试重新生成 netlist。在 Vivado 中依次选择 "Generate Output Products" -> "Generate Bitstream"，这样就可以重新生成 netlist 了。 3. Vivado 版本问题，可能是 Vivado 的版本不兼容造成的。可以尝试升级或降级 Vivado 版本，看看是否可以解决问题。 如果以上方法都不能解决问题，可以尝试重新创建工程，然后将原有的源文件和约束文件添加到新的工程中，重新生成 netlist。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值