解决Altera家的ROM仿真数据一直为0

最新推荐文章于 2023-09-16 21:30:12 发布

weixin_30474613

最新推荐文章于 2023-09-16 21:30:12 发布

阅读量470

点赞数

原文链接：http://www.cnblogs.com/kingstacker/p/7475353.html

版权

BUG现象

各种配置都正确，但ROM就是不出数据，输出一直为零。

解决方式

对于rom的仿真，要更改生成的rom文件的一个地方，主要是由于相对路径与绝对路径的问题。

所以最简单的解决方法是把mif文件在仿真工程目录下。

对romip的verilog文件有一个地方需要更改。

当然改完后quartus可能会找不着mif文件的位置，此时可以把mif文件复制到你的quartus工程目录下。

以上。

转载于:https://www.cnblogs.com/kingstacker/p/7475353.html

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

weixin_30474613

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

FPGA设计中RAM和ROM初始化的方法

吉大秦少游

11-25

3022

文章目录RAM的初始化方法方法1：小型RAM复位时按地址写入初值方法2：大型RAM通过init和for循环来初始化方法3：大型RAM通过读文件形式初始化ROM的初始化方法方法1：小型ROM按地址写入初值方法2：大型ROM通过读文件形式初始化 FPGA设计中RAM和ROM作为存储器用来存储可变或不可变类型的数据，根据使用场景不同有不同的初始化方法。ROM初始化一般是加载固定数据，RAM声明时默认为不定态数据，初始化时可以让数据为全1或者全0。 RAM的初始化方法方法1：小型RAM复位时按地址写入初值针对小

modelsim仿真xilinx ram输出均为0

weixin_30662849的博客

06-04

399

现象在vivado2018.3下生成了RAM IP，丢到modelsim中仿真发现doutb输出均为0。调整AB端口的时钟速率，发现低于5ns不行，输出为0。但5ns以上正常。解决方法比对了vivado自带的仿真和modelsim的仿真，时钟设置过小的时候，结果均为0。排除软件问题。 *延长RAM空闲时间，之后才去操作，避免内部还没有初始化完成就去操作。真是老了，犯这个错误，哈哈。 ...

参与评论您还未登录，请先登录后发表或查看评论

解决调用rom ip核时modelsim仿真波形一直为零

qq_44956862的博客

07-14

3629

之前调用rom ip核，在modelsim中仿真波形一直为零，即modelsim无法读出rom文件数据（将mif文件数据加载进去之后）。几个容易错的点： 1、在进行rom ip核设置时，第一个文件夹的名称，即rom ip核的名称一定要和顶层模块中例化的名称一致，而ip核的例化文件.inst.v里的端口名称实际上是不用改的。测试程序中，顶层模块.v文件中对ip核的例化程序：（名称为rom_256x8b）在设置中（.v 不要忘记！！）没按要求设置编译就会出错！ 2、ip核设置完后会生成.inst

关于quartus中rom导入后波形仿真为0的问题，求各位大佬帮忙看下

weixin_45274137的博客

05-15

1029

关于quartus中音频导入rom后仿真波形没有有效address，请问是什么原因呢求助！！！！已经卡了将近两小时了，实在不太清楚还请大佬解答一下疑惑，马上交作业，查了很多资料还是不太清楚问题在哪里！！！下图为ROM程序仿真结果如图所示 ...

Quartus18.0联合Modelsim10.5b仿真 ROM中读取数据为0的原因

东辰叶落

11-25

2021

联合仿真时认真检查了代码，没有发现任何错误，但是ROM输出数据一直为0，百思不得其解。原因：软件自身BUG。在例化IP核时，浏览文件后自动会保存路径如下：但是这样的路径如果使用Modlesim-Altera联合仿真时会发现ROM中数据全为0，ROM没有被初始化。而网上好多帖子都是说Modelsim-altera无法是被mif文件，只能用hex，还需要一顿操作将hex件转化成mo...

modelsim仿真ROM IP数据输出为0的解决办法

Never Give Up

04-06

1459

解决办法：把mif文件放在根目录下，和文件夹db同一级，File name就会直接显示这个文件名字总结主要问题应该还是出在文件路径主要参考这篇博客 FPGA的ROM-IP核配置问题 https://blog.csdn.net/weixin_41059920/article/details/89841835 参考博客 modelsim仿真ROM IP核没有输出数据问题如何解决https://blog.csdn.net/weixin_44939178/article/details/111928005 .

如何在ModelSim里仿真Altera的lpm_rom文件

08-03

ModelSim仿真Altera的lpm_rom文件 ModelSim是一款功能强大的硬件描述语言（HDL）仿真器，广泛应用于数字电路设计和验证中。Alteraa的lpm_rom文件是一种常用的ROM存储器模型，经常用于FPGA设计中。那么如何在...

altera IP核文件仿真库 altera_mf.v文件

12-29

总的来说，"altera_mf.v"文件是Altera IP核仿真库的关键组成部分，它使设计者能够在软件环境中验证硬件设计，提高设计质量，减少设计周期，并最终实现可靠、高效的FPGA解决方案。理解和使用这个文件对于进行Altera ...

altera IP核ROM的测试Verilog程序

07-26

本案例关注的是Altera IP核中的ROM（Read-Only Memory）应用，用于存储预定义的数据。在标题“altera IP核ROM的测试Verilog程序”中，我们了解到这个项目是关于创建并测试一个基于Altera IP核的ROM，用Verilog语言...

FPGA:Quartus II 13.0 IP_ROM工程及ModelSim仿真工程

03-31

本文将深入探讨如何使用Altera的Quartus II 13.0工具进行FPGA设计，并结合ModelSim进行IP_ROM工程的仿真。首先，让我们了解一下FPGA的基础知识。 FPGA是一种可编程逻辑器件，它的内部包含大量的逻辑单元、触发器、I...

Modelsim仿真ROM

08-03

第二种则占用34816bit，相当于每个ROM多了1024bit，如果把case中的default输入从高阻态（z）改为0，则占用32768bit，即8个M4K。结论，Altera的LPM能最大程度优化自己器件资源，但移植性很差，使用case生成的方法移植...

FPGA之ROM编程，testbench仿真后出现输出没有值的情况

湮雨塵飛的博客

04-26

1394

在做ROM初次编程时，使用IP核，编辑了testbench后，仿真出现Q没有值得情况。最终查找发现情况。在创建IP核的时候，在最后一项中勾选了Allow In-System Memory Content…………并且设置了ID。这一项，只有在逻辑分析仪的时候，必须要勾选，否则，在In-System Memory Content Editor中无法对找到ROM，导致无法更改ROM值。 ...

h5py用法

zhouwenyuan1015的博客

12-23

3174

转发：https://blog.csdn.net/qq_34859482/article/details/80115237 h5py 文件介绍一个h5py文件是 “dataset” 和 “group” 二合一的容器。 1. dataset : 类似数组组织的数据的集合，像 numpy 数组一样工作 2. group : 包含了其它 dataset 和其它 group ，像字典一样工作看下图：通过上图，我们可以知道 h5py 文件就像是文件夹一样，里面很放文件还有文件夹，主文件夹以 ‘

FPGA RAM IP核地址0数据无输出

最新发布

cckkppll的博客

09-16

593

FPGA RAM IP核地址0数据无输出

modelsim仿真，读ROM输出值为0

weixin_51421575的博客

08-08

532

由于mif文件和工程文件放在了一起，即prj文件夹下，所以点击finish后，再打开这个配置界面，file name文件栏会自动省略文件的路径，只保留文件名，导致modelsim仿真读不出来。在使用modelsim进行仿真时，ROM中的数据发现根本读不出来，数据始终为0。说明modelsim只知道存储数据的mif文件的文件名，而不知道其路径。原因在配置ROM文件时，解决方法：mif文件可以放置在任意其它文件夹中，但是要将文件的绝对路径复制到file name。重编译后，使用modelsim即可仿真出波形。

quartus 18.1联合modelsim仿真ip核无法加载ip核以及rom/ram_ip核初始数据为0的bug解决办法

m0_59181107的博客

02-06

1264

在学习FPGA入门课程中，使用modelsim进行ram_ip核读数据/写数据的仿真时出现初始数据全为0的bug属于quartus18版本问题，在quartus13版本中不会出现此问题。同样如果在modelsim调试窗口出现ip核加载失败，也可以通过此方法解决。将ip核的初始化数据文件放到quartus工程根目录下，即可解决。

questsim/modelsim 中仿真VIVADO工程的方法，以及调用Xilinx的ROM IP后，导致仿真输出为0问题的解决

weixin_43701504的博客

11-17

2031

这几天写了个UVM的验证环境，要用questasim来运行，而待测试的DUT是之前用VIVADO做的，就得把VIVADO中的工程移植到quetasim里，其中调用了Xilinx的ROM、RAM等IP核。首先是移植VIVADO的工程，参考这篇文章：modelsim仿真调用xilinx IP的一种方法_拾贝壳的大男孩-CSDN博客把所有的设计和仿真文件，以及IP核文件都添加到queastasim的工程中后，仿真，发现有一个输出的值一直是0：而在V...

QUARTUS联合modelsim仿真（quartus13.0）

ed25137667的博客

04-29

4995

PS:看自己情况设置，使用独立Modelsim仿真时设置ModelSim处的值为ModelSim安装路径下的win64（或者32）路径，使用独立Modelsim-Altera仿真时，设置Modelsim-Altera处的值为Modelsim-Altera路径（一般在quartus安装路径->modelsim_ase->win32aloem）.以上设置一个即可。联合仿真时软件打开modelsim时会自动开启仿真，可以点击stop停止仿真。点击1处清除仿真数据，2处重新开始仿真即可。2.设置仿真软件测试激励。

ROM IP核的使用（Verilog）

WJC1997的博客

07-22

4527

1.新建.mif文件设置自己所需要的参数将16进制转换成无符号十进制自动填充数据：范围0~255（共256），从0开始自增，增量为1 填充后 2.创建ROM IP核自定义IP核的名称如：my_rom。这里需对应.mif文件设置的参数需要>= .mif设置的位宽及大小看自己设计需要需要勾选‘q’，勾选后在仿真中可见延时两个时钟，不勾选正常延时1个时钟 3.按照第一图搭建程序 3.1 顶层模块 ip_rom module ip_rom(clk, rst_n, q);.

基于Quartus II创建FPGA IP-ROM工程与ModelSim仿真

Quartus II被用于创建FPGA工程，ModelSim用于进行硬件设计仿真，而ROM则是设计中用于存储关键数据的部分。通过提供工程路径和调适说明文档，资源为开发者提供了一个完整的FPGA开发和测试的起点。