【V002】用vivado自带仿真工具，仿真FFTip核时，一直失败，停在检查点

已于 2023-04-20 23:10:38 修改
阅读量4.8k 收藏 10
点赞数 8
分类专栏： # vivado 文章标签： fpga开发
于 2018-06-11 19:35:38 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_32087301/article/details/80655785
版权

用vivado自带仿真工具，仿真FFT ip核时，一直失败，停在检查点，怎么都找不到原因，

最后我尝试使用了综合后功能仿真，仿真就可以进行了。

原来我之前一直用的行为仿真，对于非IP来说可以，但是对于某些IP核，好像就不可以了。

就是这个小问题，竟然耽误了我几个小时，害我加班来搞这个。工作效率就是这样被降低的，orz==！

希望厉害的工具开发者们在将来可以开发出更智能的工具，先说声谢谢了==

刻一
关注
  • 8
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
Vivado FFT核仿真实现（含Vivado207.4版本工程和MATLAB验证源代码）
03-30
参考这篇博客：https://blog.csdn.net/weixin_37182342/article/details/88916904，利用Vivado2017.4软件实现仿真，并在MATLAB软件中进行结果验证。
复数乘法器 ip核 练习工程 vivado2018.3/modelsim se10.7 行为仿真
04-06
在这个练习工程中，我们将关注如何设计和实现一个复数乘法器的IP核，这将涉及到FPGA开发的基础知识以及行为仿真技术。这个项目使用了Xilinx的Vivado 2018.3集成设计环境，它是一款强大的FPGA开发工具，提供了从高...
Vivado中的FFT IP核使用
HackEle的博客
05-22 184
点击蓝字关注我们关注、星标公众号，精彩内容每日送达 来源：网络素材1、调用IP核该IP核对应手册pg109_xfft.pdf，首先按照图片找到IP核：2、配置界面介绍本小节主要介绍Fast Fourier Transform9.1这个IP核配置界面的一些选项：第1页：Configuration图1表1 Configuration界面介绍第2页：Implementation图2表2 Implemen...
ModelSim仿真FFT核无法仿真解决方法（Qsys）
qq_24025329的博客
03-18 3298
一、平台与环境 1、仿真环境：ModelSim-altera 10.3 2、FPGA设计环境：Quartus ii 15.0 3、操作系统：Windows 10 二、问题叙述 最近笔者在调试Altrera FPGA自带的FFT核，在使用ModelSim仿真的时候出现了以下错误： 错误提示Instantiation or 'FFT_out' failed.The design unit ...
vivado：RAM IP核调用实例学习:调用Modelsim仿真时报错
Jason的博客
10-21 1万+
VIVADO显示错误： [Common 17-180] Spawn failed: No error Modelsim显示错误： #Error: Error loading design # Pausing macro execution # MACRO ./ram_basys3_tb_simulate.do PAUSED at line 9 我在进行Vivado RAM IP核调用实例学习时，在...
Vivado FFT9.0调试记录_输出错误
zw110202的博客
03-08 1476
IP核工作模式： 2048 点 流水线方式流处理数据，s_axis_data_tvalid拉高，s_axis_data_tdata连续输入采样数据，s_axis_data_tlast拉低，s_axis_data_tready空置。 仿真结果： ISim 与 MATLAB仿真结果对比发现结果有很大偏差，经查是输入数据相差一个导致。 总结： s_axis_data_tready上升沿对应第一...
Vivado HLS生成IP核报错的解决方案
爱学习的诸葛铁锤的博客
01-20 8802
使用Vivado HLS过程中点击Export RTL报错 Failed to generate IP的官方解决方案
使用vivado对fir IP仿真时报错
chang_yi的博客
12-14 1669
问题描述 testbench运行一段时间停在箭头指示处 查看波形，有初始值 错误信息： Failure: ERROR:add_1 must be in range [-1,DEPTH-1] 官方技术人员给出的信息： 这是测试平台的问题，其中在驱动clk信号的过程中，时钟事件在0时间发生，这导致FIR IP中的计数器add_1出现问题。 原因： 我这里是在时钟定义时初始化一个值 signal c...
VIVADO 的8点FFT的实现（VHDL语言/FFT、ROM、时钟等IP核的使用）
12-03
在本文中，我们将深入探讨如何使用VIVADO设计工具，以VHDL语言实现一个8点的快速傅里叶变换（FFT）。这个工程文件包含了VHDL代码以及VIVADO中的几个关键IP核，包括FFT核、ROM核和时钟管理器。了解这些知识点对于在...
基于verilog的FFT变换，长度为256，使用verilog编程实现，不使用IP核，加到vivado中即可。
04-27
在本文中，我们将深入探讨如何使用Verilog编程语言实现一个基于快速傅里叶变换（FFT）的算法，特别是在FPGA开发环境中。标题和描述都强调了这是一个不依赖于IP核的自定义实现，适用于Vivado设计套件。让我们逐步解析...
ISE+XPS+SDK
03-08
ISE+XPS+SDK
用testbench仿真
08-13
用testbench仿真
project_2MUX1_vivado四选一选择器仿真_vivado二选一_vivado仿真_vivado四选一_使用Veri
10-04
本项目“project_2MUX1_vivado四选一选择器仿真_vivado二选一_vivado仿真_vivado四选一_使用Verilog”是基于Vivado平台，使用Verilog硬件描述语言实现四选一选择器（4-to-1 multiplexer）的设计与仿真。 Verilog是...
79-Vivado QSGMII IP核设计.7z
04-16
5. **仿真**：在Vivado中，设计完成后需要进行仿真验证，确保IP核在预期条件下正确工作。这通常涉及编写测试平台（Testbench）代码，模拟不同的输入条件并检查输出是否符合预期。 6. **综合与实现**：在通过仿真...
基于vivado 2015.4 的FFT IP核仿真
qq_42013439的博客
08-04 2193
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 欢迎使用Markdown编辑器 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mar
Vivado Xilinx FFT IP核v9.0 使用详解（附仿真实例）
热门推荐
weixin_41594632的博客
01-16 2万+
Vivado Xilinx FFT IP核v9.0 使用详解（附仿真实例） 前几天我导让我研究研究在FPGA上做FFT，作为一个迈进FPGA大门的小白，摸索之旅相当艰难~，现把学习FFT IP核的过程记录下来，为各位同胞提供参考。 一 傅里叶变换FFT 想必大家对傅里叶老人家都不陌生了，网上也有这方面的很多资料。通过FFT将时域信号转换到频域，从而对一些在时域上难以分析的信号在频域上进行处理。在这里，我们需要注意采样频率、FFT采样点数这两个参数： 根据奈奎斯特采样定理，采样频率需大于信号频率的两倍；
Xilinx FFT IP核仿真错误处理备忘录
ktd007的专栏
12-22 2413
问题现像： 使用VIVADO2017.4自带的仿真工具仿真FFT的IP核时报错： 错误提示1：Failure: ERROR:add_1 must be in range [-1,DEPTH-1] 错误提示2：Failure: ERROR:empty_1 and not_empty_1 are inconsistent 问题解决： Xilinx FFT IP核的所有输入口都需要一个初始化状态。 DL_IFFT_PIPELINED DL_IFFT_PIPELINED ( .aclk
在ISE中使用FFTv5.0 IP核时出现的错误
彬彬有礼的专栏
06-15 1万+
今天想产生一个16384点的FFT核，使用的是ISE10.1，然而总是出错，错误如下：Generating IP...WARNING:sim:216 - The chosen IP does not support a VHDL behavioral model, generating a VHDL structural model instead.WARNING:sim:217 - The
vivado debug核使用
最新发布
06-16
Vivado Debug核是Xilinx ISE或Vivado设计工具中的一种功能，它允许用户在硬件模拟器（如ModelSim）中对硬件设计进行调试。以下是使用Vivado Debug核的基本步骤： 1. **设置环境**: - 在Vivado中创建或打开一个设计项目。 - 为设计选择一个仿真目标，通常使用硬件抽象层(HAL)。 2. **添加Debug模块**: - 在设计中集成Debug模块，这通常包括添加Debug IP或配置现有IP以支持调试。 3. **配置Debug接口**: - 配置Debug模块的通信参数，例如选择JTAG、AMBA或自定义接口，设置相应的速率。 4. **连接硬件模型**: - 将Debug模块连接到ModelSim中的硬件模型（Behavioral or RTL模型）。 5. **启动仿真**: - 在Vivado中运行仿真，选择Debug模式，并在ModelSim中设置断点和观察点。 6. **执行调试**: - 在ModelSim中单步执行，检查寄存器值、信号状态等，与预期的行为进行比较。 7. **分析和调试**: - 使用ModelSim提供的工具进行数据抓取、日志分析和错误追踪。 8. **修改设计**: - 根据调试结果，对硬件设计进行修改，然后重新编译和仿真。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值