FPGA 配置模式
Vivado 设计过程中生成的 bit 流文件需要通过特定的配置引脚导入到 FPGA 中。专用配置引脚上的不同电压级别决定了不同的配置模式。可选的配置模式有:
![e4ee2926f50e4e5688e1fc44a86c1b4d.png](https://i-blog.csdnimg.cn/blog_migrate/2f991568c1367294450e45ee57924032.png)
Master SPI x1/x2/x4
Master Serial
Slave Serial
Master BPI-Up x8/x16
Slave SelectMap x8/x16/x32
JTAG/Boundary Scan
Master SelectMap x8/16
不管是哪种配置模式,配置数据都是存储在 FPGA 中的 CMOS 锁存器中,每次掉电后数据都会丢失,上电之后重新配置。但是选择一个片外存储器如 SPI Flash 存储配置数据,并设置相应的配置模式,上电后可以自动配置 FPGA 。
Master Serial——最常用的 FPGA 配置模式
在主串模式下